摘要：  数字阵列雷达(Digital Array Radar，DAR)在接收和发射模式下均采用数字波束形成(Digital Beam Forming，DBF)，实现射频信号功率在空域灵活分配与接收，获得优良的收发波束特性，从而提升了雷达系统的多项性能，是雷达重要发展趋势之一。在数字阵列雷达中，直接数字频率合成(Direct Digital Synthesizer，DDS)是实现雷达波形产生与发射波束控制的最常用的方案之一。

关键字：  数字波形，雷达波形，存储器，系统设计，多通道，数字阵列

　　数字阵列雷达(Digital Array Radar，DAR)在接收和发射模式下均采用数字波束形成(Digital Beam Forming，DBF)，实现射频信号功率在空域灵活分配与接收，获得优良的收发波束特性，从而提升了雷达系统的多项性能，是雷达重要发展趋势之一。在数字阵列雷达中，直接数字频率合成(Direct Digital Synthesizer，DDS)是实现雷达波形产生与发射波束控制的最常用的方案之一。基于DDS技术的多通道波形产生系统不仅可以方便地产生各种雷达波形，还可以在数字域灵活地对阵列天线进行相位和幅度加权，实现发射波束的快速、高精度控制，从而实现雷达波形产生、波形捷变与幅相控制的一体化设计。

　　1995年，Adrian Garrod提出了数字T/R组件的基本概念，研制了13单元收发全DBF相控阵雷达实验系统，该系统采用DDS技术实现了波形产生系统，其信号样式为线性调频，瞬时带宽小于1 MHz;林肯实验室于2003年完成了一个S波段宽带数字阵列试验系统，该系统采用DDS技术产生线性调频信号，拥有宽带(500 MHz)和窄带(10 MHz)两种工作方式;文献也介绍了多种采用DDS技术实现波形产生与发射DBF控制的数字阵列系统。上述文献介绍的大都是应用于DAR实验验证系统中的波形产生系统，其系统结构较为复杂，系统集成度较低，成本较高;而数字阵列雷达发展尤其是大规模数字阵列的兴起，对阵列单元的集成度、体积、成本和功能多样化等方面提出了进一步的要求。本文介绍了一种基于DDS技术的多通道、小型化、低成本的波形产生系统的设计，该系统在25 cm×12 cm的PCB板上实现了16通道波形产生、波形捷变与幅相控制的一体化设计，能同时产生16路频率、幅度和相位独立控制的中频雷达信号，信号带宽1～120 MHz可变，通道隔离度大于60 dBc，该系统已成功应用于某数字阵列雷达。

　　1 数字波形产生原理与幅相控制方法

　　应用于雷达波形产生的DDS技术主要分为基于存储器的直接数字波形合成(Direct Digital WaveformSynthesizer，DDWS)和基于累加器的直接数字频率合成(Direct Digital Frequency Synthesizer，DDFS)两类。DDWS技术是根据高速采样时钟，直接读取预先存储在高速存储器中的数字波形，进行数/模转换获得所需模拟波形，其特点是简单灵活，只要存储器时钟足够高，叮以获得超宽带LFM信号，不足之处在于需要大容量存储器，系统结构较为复杂。DDFS技术是通过相位累加器得到当前相位值，然后利用该值寻址ROM查找表，读出相应的信号幅值，最后经数/模变换获得模拟波形，其特点是频率分辨率高、波形参数控制灵活，不足之处在于限于DDS器件的水平其时钟频率不够高，难以产生超宽带波形。

　　对于大规模数字阵列，高集成度、小型化、低成本是系统设计的关键问题之一。随着数字集成电路的发展，DDFS芯片集成度和时钟频率进一步提高，尤其是单芯片多通道DDFS芯片的出现，给实现高集成度、小型化、低成本的阵列雷达多通道波形产生系统提供了便利。针对实际数字阵列系统指标要求产生中心频率为140 MHz，带宽为1～120 MHz的线性调频，设计中采用DDFS技术实现多通道波形产生是最优的方案。

　　图1给出了一种适用于数字阵列雷达基于DDFS技术的雷达波形产生系统原理框图，DDS核中的相位累加器完成调相功能，而频率累加器和相位累加器两级串联结构完成调频功能，正弦查找表后的乘法器则完成对波形信号幅度的控制，于是实现了阵列雷达的波形产生、波形捷变和幅相控制的一体化设计。

　　2 多通道波形产生的实现

　　2.1 多通道波形产生系统结构与硬件设计

　　根据上文的分析，采用DDFS技术来实现该多通道波形产生系统，考虑到系统指标实现和成本要求，选用ADI公司的四通道高集成度DDS芯片AD9959作为系统的核心芯片，该芯片最高时钟频率达到500 MHz，包含了四路频率、相位和幅度独立可控的DDS核，DDS核的内部结构与图1所示的原理框图一致。设计中采用了4片AD9959芯片，配以外围逻辑电路、转换电路，在单块PCB板上实现了16通道独立可控的中频雷达信号的系统集成设计，系统结构框图如图2所示。AD9959时钟频率选为480 MHz，FPGA的同步时钟为60 MHz;采用三片FPGA组成逻辑控制电路，完成对AD9959的初始化配置，对波形控制系统送来的控制码进行译码，并行计算十六路DDS通道波形的频率、幅度、相位等控制参数，转化为DDS寄存器控制码，完成对16个通道相应寄存器的读写操作。这样，利用AD9959的频率和幅相控制功能，在完成数字波形信号产生的同时，对数字阵列的每个发射单元波形的频率、相位和幅度进行独立控制，该数字信号经D/A变换成模拟中频信号，然后由线性上变频通道完成发射频率扩展形成射频信号，最后射频信号经天线辐射单元实现发射DBF。

　　2.2 多通道波形产生系统软件设计

　　在数字阵列雷达中，波束控制系统根据雷达整机发射信号的要求，计算低副瓣幅度加权、波束扫描相位加权以及幅相误差校正所需的幅相加权因子，确定每个发射通道波形的控制码，波形产生系统通过接口电路获得波形控制码，在FPGA中完成对波形控制码的译码，确定频率、幅相控制字，控制AD9959每个通道的波形样式。AD9959的相位累加器为32位，调频数据累加器为32位，相位偏移累加器为14位，幅度系数乘法器为10位。计算公式如下：

　　式中：FTW为频率控制字;fs为系统时钟率;POW为相位偏移字;AW为幅度调节字。

　　对AD9959的内部寄存器的配置是通过串口实现的。其中管脚SCLK是串行时钟脚，用于同步AD9959的数据。CS管脚是片选脚，只有CS脚处于低电平时，芯片才进入通信周期。SD1O管脚是串行数据脚。串口操作有三种操作模式：单比特串行模式、2比特串行模式和4比特串行模式。其中单比特模式只需要一根数据线，可以尽量减小线间信号串扰，因此设计中采用该模式完成对AD9959的读写操作。对AD9959的控制流程如下：在主复位信号后，提供通道使能位与频率调节字FTW的地址(Reglster 0x04)和相位偏移调节字POW的地址(Register 0x05)相结合，这样，频率调节字和/或相位偏移字就可在四个通道间独立编程。图3给出了程序设计流程图。

　　2.3 系统电磁兼容设计

　　本设计中，系统中包含4片AD9959芯片、3片高速FPGA以及多片时钟驱动电路、变压器、滤波器电路，是一个复杂的数/模混合电路系统，尤其是要在单块PCB板上完成了16路波形通道的系统集成，电磁兼容设计是必须充分考虑的问题。在电路设计中选取合适的电路结构，注意各功能模块之间的阻抗匹配、电平匹配;在PCB设计中，首先根据电源电压高低、数字器件或模拟器件、高速器件或低速器件以及电流大小等特点，将电路划成不同的功能组：电源部分、接口部分、数字部分(包括AD9959数字控制入口、FPGA及附属电路)、模拟部分(包括AD9959模拟输出、时钟驱动、匹配电路、滤波电路等)，然后根据PCB的尺寸、安装要求对电路的全部元件进行综合的合理布局。每个功能组的元器件紧凑地放置在一起以得到最短信号路径以减小反射，尤其是时钟线和AD9959输出信号线应尽量短，设计中采取差分传输的方式。其次，须仔细考虑多层PCB板的层设置，根据电源、地的种类、信号线的密集程度、信号频率等确定合适的PCB板层，层排列则依据一些基本原则：关键电源平面与其对应的地平面相邻;相邻层的关键信号不能跨分割区;时钟等关键信号有一相邻地平面等。

　　3 测试结果

　　通过细致的工程设计，本文所设计的16通道波形产生系统满足数字阵列雷达系统要求，实现的主要技术指标如表1所示。图4(a)给出了该系统产生的LFM信号的频谱图，其中心频率为140 MHz，带宽120 MHz;图4(b)显示了该LFM信号的脉内频谱，其脉内信噪比优于65 dBc;系统的实物图如4(c)所示。

　　4 结语

　　文中介绍了基于DDFS技术的波形产生基本原理及幅相控制方法，给出了一种采用四通道DDS芯片AD9959作为核心芯片的多通道波形产生系统的设计方案，介绍了该系统的硬什设计和软件实现。该系统在25 cm×12 cm的PCB板上实现了波形产生、波形捷变与幅相控制的一体化设计，能同时产生16路频率、幅度和相位独立控制的中频雷达信号，满足数字阵列雷达对收发阵列单元的高集成度、小型化、低成本和多功能的要求;系统实现的主要技术指标为：信号带宽1～120 MHz可变，通道隔离度大于60 dBc，窄带脉内信噪比大于65 dBc，满足数字阵列雷达技术指标的要求。随着全数字DBF技术的发展.基于DDFS的多通道波形产生技术将越来越多的应用于数字阵列系统，在工程设计中进一步提高系统集成度、减小系统体积、降低系统成本仍然是今后研究的重点与难点。