摘要：  智能化大潮正以迅雷不及掩耳之势，席卷全球半导体大市场及各细分产业链。谁都“逃”不掉!赛灵思再次抓住了大势发展新机遇，持28nm已领先竞争对手整整一代之力，再蓄以势如破竹之势，开创可编程逻辑软硬件平台智能化创新的新世界。

关键字：  智能化，  半导体，  赛灵思，  28nm，  Virtex-7

不管您是否注意到，我们正被各类被厂商冠以“智能”概念的产品围绕着，无处不在!智能，也成了激发工程师创意灵感的新源泉。2013年，我们都走在智能化的道路上。智能地球、智能能源、智能交通、智能工业、智能电网、智能医疗、智能通信、智能家居、智能互联等智能化概念，层出不穷。智能化大潮正以迅雷不及掩耳之势，席卷全球半导体大市场及各细分产业链。智能化创新正如春风化雨般沐浴着每一个人。谁都“逃”不掉!赛灵思再次抓住了大势发展新机遇，持28nm已领先竞争对手整整一代之力，再蓄以势如破竹之势，开创可编程逻辑软硬件平台智能化创新的新世界。

嵌入式系统的未来：更智能的专业化软硬件平台

未来的嵌入式系统将需要数以百计的Gops实时计算和Gbps通信带宽，以满足多通道无线射频、数据中心安全设备、嵌入式视觉、Nx100Gbps网络等众多不同产业应用需求。与此同时，这些组件也必须满足严格的功耗要求，并尽可能降低成本。

物联网将进一步增加共享、处理和存储的“大数据”的绝对数量。这就产生了更智能化嵌入式系统的全球需求，这种系统也将为我们的日常工作生活提供充分的资讯，让我们能够做出更好更明智的决策。

赛灵思公司资深副总裁兼CTO Ivo Bolsens

近年来，系统设计人员一直在从单处理器向多核并行计算平台转移，以不断提高计算效率，满足严格的性价比和功耗要求。儿提高计算效率的关键步骤在于专业化，也就是各种计算单元和互联基础架构可以满足特定的应用要求，从而实现高度优化的异构多核架构。

灵活、高度集成的全新系列器件平台将会因此而问世，系统专家可以采用软件编程流程对器件进行编程，软件设计流程不仅能捕获各种应用特性，而且还可将这种高级描述语言嵌入到专业化的可编程架构中。

2012年，赛灵思推出了全球首款All Programmable SOC平台，结合了嵌入式处理器软件可编程功能和FPGA硬件灵活性。 Zynq-7000器件系列在一个高密度、可配置的互联模块网络中， 把多ARM ®核、可编程逻辑结构、DSP数据路径、存储器和I/O完美集成在一起。这个协同处理器可以采用赛灵思新一代Vivado设计套件工具链中独特的高层次综合功能进行C语言的编译。

这个突破 是产业向以系统为中心的设计流程发展的一个重大里程碑，新的设计流程将充分利用并行编程、高层次综合和SoC多核技术领域的最先功能。这种以软件为中心的编程流程可充分挖掘专业化硬件架构的全部潜能，同时又不需揭示硬件的实现细节。

All Programmable SOC 软硬件协同平台将让众多领域的不同工程师均能受惠于Zynq All Programmable SoC架构的全部功能，使他们能够在设计新一代更智能的电子系统时，实现最高的生产力和最佳的结果质量。

2.5D封装+28nm，FPGA迎来革命性突破

68亿只晶体管、1，954，560个逻辑单元(容量相当于市场同类最大28nm FPGA的两倍)、305，400个CLB切片的可配置逻辑块(CLB)、21，550Kb的分布式RAM容量、以及2，160个DSP slice、46，512个BRAM、24个时钟管理模块、4个PCIe模块、36个GTX收发器(每个性能达12.5 Gbps)、24个I/O bank和1，200个用户I/O、19W功耗……是的，您没有看错，这一连串令人眼花缭乱的数字，就是赛灵思(Xilinx)日前宣布可正式供货的“世界最大容量”FPGA Virtex-7 2000T为我们呈现出的令人震撼的性能指标。

2010年10月，Xilinx高调宣布推出业界首项堆叠硅片互联技术(SSI，Stack Silicon Interconnect)。该公司全球高级副总裁兼亚太区执行总裁汤立人强调说，之前曾有厂商试图通过将两个或多个FPGA进行逻辑互联，创建出更大型的“虚拟FPGA”，最终实现复杂设计。但往往由于可用I/O数量有限，再加之FPGA间信号传输造成的时延限制性能，以及使用标准的器件I/O来创建多个FPGA之间的逻辑连接增加功耗等因素，这些努力都宣告失败。而SSI技术的核心则来自于赛灵思专利的ASMBL架构、微凸块技术以及TSMC的硅通孔(TSV)技术。

[#page#]

2.5D SSI的主要技术突破

Virtex-7 2000T是Xilinx采用台积电(TSMC)28nm HPL工艺(低功耗高介电层金属闸技术)推出的第三款FPGA。更重要的是，这将是“世界上第一个采用SSI技术的商用FPGA”。赛灵思方面将该项技术命名为2.5D SSI。汤立人坚持认为，2.5D并不意味着就比传统意义上的3D封装性能差。事实上，如果将逻辑单元与内存进行垂直堆叠(Vertical Stacking)，也就是所谓的3D封装，现在面临着散热、RAM/Logic等有源层之间因为膨胀系数不同，导致内部应力不均，影响晶体管性能等多项重要挑战。“赛灵思同样看好不带中介层的完全3D IC堆叠技术前景，但从目前来看，该技术在整个产业中实现标准化还要花更长的时间。”

“我们的2.5D SSI结构采用并排式芯片布局，将4个经ASMBL架构优化的FPGA Slice 并排排列在硅中介层上，Slice之间拥有超过10，000个过孔走线，时延仅为1纳秒。然后再通过微凸块将硅片连接至硅中介层。”汤立人进一步解释说， “由于采用的是大量低延时、芯片间互连，并连接至球形栅格阵列，从而也避免了垂直硅片堆叠方法出现的热通量和设计工具流问题。”

肉搏开始了!赛灵思28nm 7系列FPGA加速取代ASIC!

如果把FPGA与ASIC之间的竞争看成一场战斗，那么目前这场战斗正从远观、叫阵、近战发展到它的最后阶段――肉搏!6月22日，赛灵思基于统一架构的28nm 7系列FPGA闪亮登场，本次发布的FPGA新品最大的亮点是功耗大幅度降低，同时性能、容量大幅提升!“7系列最大的目标是降低功耗!整个系列功耗降低50%!”在新闻发布会上，赛灵思公司质量管理和新产品导入全球高级副总裁亚太区执行总裁汤立人(Vincent Tong) 指出，“同时容量大大提升，高达200万个逻辑单元!除了取代高端ASIC，7系列FPGA还将瞄准更多新兴应用。”

不再回避功耗、尺寸敏感话题

和以前FPGA叫板ASIC的策略不同，这次赛灵思不再强调FPGA的灵活性了(或许大家早认同这个优势了)，这次赛灵思选择了很多FPGA供应商想回避的话题的同时也是很多ASIC厂商总拎来打击FPGA的两个特性：功耗和尺寸。

“预计40nm FPGA市场到2014年的规模可以达到70亿美元，而那时ASIC/ASSP的规模会是600亿美元，如果FPGA要扩大规模，就必须有更低的成本(更高的性价比)、更高的系统性能、更大的容量和更低的功耗，我们认为这其中最主要的关键是降低功耗!” 汤立人指出，“我们此次推出的7系列28nm FPGA系列，在系统性能上翻番，同时容量扩大两倍，功耗降低一半，我们预计28nm 7系列FPGA可以将FPGA市场规模扩大到110亿美元!”

与Virtex-6 FPGA 相比，Virtex-7 系列的系统性能翻了一番，功耗降低一半，速度提升30%，该系列产品针对通信系统进行了精心优化，以最大型的 FPGA 支持最高性能和最高带宽串行连接功能。Virtex-7 系列包含 Virtex-7T 和 Virtex-7XT 两个子系列产品，属于超高端产品之列，在嵌入式收发器、DSP 切片、存储器模块和高速 I/O 的数量与性能方面将 FPGA 技术发挥到了极致，为业界树立了新的基准。

赛灵思20nm技术战略Roadmap曝光：继续领先一代

“熟悉FPGA行业和对赛灵思有一定了解的业界人士都知道，赛灵思在28nm技术上取得了多项重大突破， 其产品组合处于整整领先一代。基于28nm技术突破之上的20nm产品系列，必将为创造更高的客户价值提供了巨大的机会!”11月5日，在赛灵思媒体见面 会上，赛灵思公司全球高级副总裁，亚太区执行总裁汤立人分享了Xilinx 继续领先一代的20nm 产品战略，“此外，下一代FPGA及第二代SoC和3D IC将与Vivado设计套件‘协同优化’，为行业提供最具吸引力的ASIC和ASSP可编程替代方案。”

[#page#]

汤立人谈起赛灵思领先一代的技术时非常兴奋

强大根基为赛灵思20nm技术产品继续领先一代注入强心剂?

赛灵思在28nm 7系列FPGA的创新，把工艺技术上的创新(与台积电(TSMC)共同开发的高性能低功耗(HPL)技术)与针对最小化静态和动态功耗、最大化主要构建模 块性能的众多优化完美结合，让赛灵思能够提供超越节点的性能/瓦价值优势。“其20nm产品系列发展战略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm产品系列建立在业经验证的28nm技术突破之上，在系统性能、功耗和可编程系统集成方面领先竞争企业整整一代。”汤立人强调，“赛 灵思在 28nm 节点上推出的多种新技术为客户带来了重大的超前价值，并使赛灵思领先竞争对手整整一代。赛灵思并不是简单地将现有的 FPGA 架构迁移到新的技术节点上，而是力求引领多种 FPGA 创新，并率先推出了 All Programmable 3D IC 和 SoC。”

如何扩大下一代的竞争优势?

从28nm 7系列FPGA的创新为到20nm8系列FPGA为赛灵思在20nm继续保持领先一代的地位奠定了基础。这些器件将利用与台积电的28nm HPL工艺性能/瓦特征相似的20nm SoC工艺。将系统级性能提升2倍，内存带宽扩大2倍，总功耗降低50%，逻辑功能集成和关键系统建模加速1.5倍多。汤立人表示，“所有应用都将受益于 赛灵思的下一代路由体系结构，可以轻松地扩展超过90%的资源利用率，实现更高的结果质量及更快的设计收敛。”

[#page#]

怎样发现并满足20nm节点市场需求?

汤立人强调，“半导体行业的领导者正在逐步发现20nm的价值，而且一些设计已经正在进行中。”赛灵思公司看到了这个工艺节点所拥有的巨大潜力，因此也在不断地探索新的方式，致力于通过28nm已经建立且在20nm将继续扩展的创新技术持续发掘这些潜在的价值。

庞大的20nm市场需求体现在各大热门应用领域，它包括Nx100G有线网络、嵌入式视觉、多通道无线射频、数据中心的安全性及交换机应用等。赛灵思为满足市场对20nm技术产品的需求，再次领先一步，进行全面且具前瞻性的市场战略部署。

20nm FPGA性能进一步得到优化

汤立人指出，“在20nm，赛灵思目前正在开发其第二代SoC和3D IC技术，以及下一代的FPGA技术。相比于竞争对手，赛灵思拥有多年前率先创新的先发优势。其中包括FPGA性能/瓦的突破，与客户一起更好微调的更成 熟的SoC和3D IC技术，与其下一代Vivado设计套件“协同优化”的器件。”赛灵思在系统中重新定义了高性能收发器的设计和优化。这让赛灵思能够更有效地把20nm 的附加价值引入领先的和业经证明的28nm技术之中，让客户的创新继续保持领先一代。

第一代到第二代All ProgrammableSoC

为在20nm继续居于领先一代的地位，赛灵思将借助一个新的异构处理系统，有效地提供更高的系统性能。这个嵌入式系统将被用超过 2倍的互连带宽耦合到下一代FPGA架构中。在芯片上的模拟混合信号性能将翻一番，同时可编程I/O将随着下一代DDR4和PCI Express接口而升级。

从第一代到第二代All Programmable 3D IC

和一个纯粹的单芯片解决方案所可能达到的结果相比，汤立人表示赛灵思28nm同构和异构Virtex® 3D IC把设计容量、系统级性能和系统集成的水平均整整翻了一番，提供了领先一代的价值优势。

为在20nm继续领先一代，赛灵思将利用一个两级接口扩大其3D IC的架构，让同构和异构裸片的集成均能基于开放的行业标准实现。从而把逻辑容量扩展1.5倍或增加30-40M ASIC等效门的设计。

对于如何应对支持最高级别、最高性能和简便设计的问题，汤立人表示，“为达成该高级别设计要求，可编程互联的带宽要增加5倍以上。因此，赛灵思正在着手开发第二代 All Programmable 3D IC技术，致力于实现最高层次的可编程系统集成。”

FPGA智能之路该如何走?

FPGA目前已经在逐渐占据高端ASIC的领地，并向更多新兴应用挺进，所以赛灵思CEO Moshe Gavrielov称“ASIC日益变为niche，而FPGA应用日益扩大变为‘通用’”，再到现在不断集成新器件功能，使之更为智能化。这真是一个非常有意思的变化。未来，赛灵思的FPGA智能化之路将如何演进?FPGA是否可以成为下一代嵌入式处理器智能化平台?FPGA在成为下一代嵌入式处理器智能化平台前还要应对什么挑战?欢迎大家讨论。