搜索结果：找到 “关键字” 相关内容 1个， 当前显示 10 条，共 1 页
AVR架构的核心是一个可快速访问RISC寄存器文件。该文件由32个8位通用寄存器构成。微控制器可在一个单时钟周期内加载该文件中的任意两个寄存器到算术逻辑单元(Arithmetic Logical Unit， ALU)，完成所要求的操作，将结果写回到任意一个寄存器。ALU支持寄存器间或某一寄存器与一个常数之间的运算和逻辑功能，单寄存器操作也是在ALU中执行的。
