CPLD-半导体器件应用网

标签 CPLD

联系我们

#CPLD

CPLD全英文名称为Complex Programming logic device，中文为复杂可编程逻辑器件。 CPLD工作原理： CPLD采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。 CPLD的组成。CPLD由逻辑块、可编程互连通道和I/O块三部分构成。

有关“CPLD”的最新话题，搜索119 次

资讯

揭开医用警报的神秘面纱 — 第2部分

现在有多种方式可以实现报警功能，例如使用MCU、现场可编程门阵列(FPGA)或复杂可编程逻辑器件(CPLD)、集成蜂鸣器、音频编解码器或分立式运算放大器和胶合逻辑。

德州仪器 MCU

国产FPGA的现状

FPGA，即现场可编程门阵列，这是在PAL、GAL、CPLD等可编程器件的基础上进一步发展趋势的物质。这种可编写元器件能够被用于实现一些基础的逻辑门电路 (例如AND 、OR 、XOR、NOT)或是更繁杂一些的组成作用例如解码器或数学方程式。

国产FPGA FPGA

基于CPLD和接触式图像传感器的图像采集系统

本文介绍一种基于复杂可编程逻辑器件CPLD(Complex Programmable LOGIC DEVICE )使用接触式图像传感器实现的图像采集系统。

传感器存储器芯片

基于DSP嵌入式技术的智能刹车控制系统电路设计

硬件电路设计上采用DSP芯片和外围电路构成速度捕获电路，电机驱动控制器采用微控制芯片和外围电路构成了电流采样、过流保护、压力调节等电路，利用CPLD实现无刷直流电机的转子位置信号的逻辑换相。赛车刹车控制器是由防滑控制器和电机驱动控制器组成。

芯片转换器电机

嵌入式设计中降低CPLD功耗的方案

本文中我们将重点放在这些经验丰富的专家是如何使用超低功耗的复杂可编程逻辑器件(CPLD)，并从他们的嵌入式设计中的I/O子系统节省每个微瓦的方法。

嵌入式设计如何降低CPLD的功耗 CPLD器件 CPLD设计

基于CPLD的智能数字电压表设计

CPLD ( Complex Programmable Logic Device ) 是新型的可编程逻辑器件，与传统ASIC相比，具有设计开发周期短、设计制造成本低、开发工具先进等优点，特别适合于产品的样品开发和小批量生产。

数字电压表智能数字电压表用CPLD实现的智能数字电压表

基于CPLD技术的MOSFET器件保护电路的设计方案

本文介绍了一种基于CPLD技术的MOSFET器件保护电路的设计与实现。该电路设计方案具有抗干扰能力强、响应速度快和通用性好的优点。通过试验验证了该方案的正确性和可行性。

器件电路方案

基于CPLD的电池管理双CAN控制器的设计与实现

本文选用TMS320LF2407作为标定用CAN控制器。作为电动汽车上的一个CAN节点，需要接收整车发来的CAN消息来执行对外部继电器、风扇以及电池等器件的控制命令，本文选用SJA1000。

电池管理系统微处理器 CAN控制器整车控制器 CPLD

单片机驱动CPLD的PWM正弦信号发生器设计

前面几期给读者介绍了单片机+CPLD 系统设计，本篇继续挖掘CPLD 潜力，给出一种单片机驱动CPLD的PWM 正弦信号发生器设计，充分体现了CPLD 的灵活多变，配合单片机控制，其妙无穷，以下方案均在Mini51 板上实现。

模拟电路 PWM发生器时钟信号经分频器 PWM信号示波器三相正弦信号 MCU

基于CPLD的光伏逆变器锁相以及保护电路设计

在光伏并网系统的逆变器电路中，对电网电压的锁相是一项关键技术。由于电力系统在工作时会产生较大的电磁干扰，因此，其简单的锁相方法很容易受到干扰而失锁，从而导致系统无法正常运行。

光伏并网逆变器数字锁相保护电路数字滤波器数字鉴相器模拟比较器