反激式转换器可在连续导通模式(CCM)或不连续导通模式(DCM)下运行。不过，对于许多低功耗、低电流应用而言，DCM反激式转换器是一种结构更紧凑、成本更低的选择。以下是指导您完成此类转换器设计的分步方法。

DCM转换器运行的特点是，在下一个开关周期开始之前，转换器的整流器电流会降至零。在开关之前将电流降至零，可以降低场效应晶体管(FET)功耗和整流器损耗，通常也会降低变压器尺寸要求。

相比之下，CCM转换器运行会在开关周期结束时保持整流器电流导通。我们在电源设计小贴士《反激式转换器设计注意事项》，和电源设计小贴士《设计CCM反激式转换器》中介绍了反激式设计的利弊和CCM反激式转换器的功率级公式。CCM运行非常适合中高功率应用，但如果您有一个可以使用DCM反激式转换器的低功率应用，请继续阅读。

图1展示了反激式转换器的简化原理图，该转换器可在DCM或CCM模式下运行。此外，转换器电路还能根据时序在不同模式之间切换。要保持在DCM模式下运行（这也是本文要评估的内容），DCM转换器关键元件的开关波形应具有图2所示的特性。

当FET Q1在占空比周期D内导通时，运行开始。T1初级绕组中的电流始终从零开始，然后达到根据初级绕组电感、输入电压和导通时间t1设定的峰值。DCM转换器在此FET导通期间，二极管D1由于T1次级绕组极性而反向偏置，迫使转换器在t1和t3期间由输出电容器COUT提供所有输出电流。

图1. 这款简化的反激式转换器可在DCM和CCM下运行。

当Q1在周期1-D内关断时，T1的次级电压极性会反转，从而允许D1向负载传导电流并为COUT充电。在t2时间内，D1中的电流从峰值线性下降至零。一旦T1的储存能量耗尽，在t3期间的剩余时间内只会出现残余振铃。产生这种振铃的主要原因是T1的磁化电感以及Q1、D1和T1的寄生电容。这在t3期间的Q1漏极电压（该漏极电压从VIN加上反射输出电压下降回VIN）中很容易看出，因为一旦转换器电流停止，T1就无法支持转换器电压。（注意：如果t3没有足够的死区时间，则可能会在CCM下运行。）CIN和COUT中的电流与Q1和D1中的电流相同，但没有直流失调电压。

图2中的阴影区域A和B突出显示了变压器在t1和t2期间的伏微秒积，DCM转换器必须保持平衡才能防止饱和。区域“A”表示(Vin/Nps)×t1，而“B”表示(Vout+Vd)×t2，两者均以次级侧为基准。Np/Ns是变压器初级/次级匝数比。

图2. DCM反激式转换器的关键电压和电流开关波形包括设计人员必须指定的关键参数。

表1详细说明了DCM转换器相对于CCM转换器的运行特性。DCM转换器的一个关键属性是，初级电感越低，占空比就越小，无论变压器的匝数比如何。此属性可用于限制DCM转换器设计的最大占空比。当您尝试使用特定的控制器，或保持在特定的导通或关断时间限制内时，这一点非常重要。较低的电感需要较低的平均储能（尽管峰值FET电流较高），这也往往使得变压器尺寸小于CCM转换器设计所需的尺寸。

DCM转换器的另一个优点是，这种转换器设计消除了标准整流器中的D1反向恢复损耗，因为电流在t2结束时为零。转换器反向恢复损耗通常表现为Q1中的耗散增加，因此消除转换器反向恢复损耗可降低开关晶体管上的应力。此方法的优势在转换器输出电压较高的情况下变得越来越重要，因为整流器的反向恢复时间会随着转换器额定电压较高的二极管的增加而延长。

表1. 与CCM设计相比，DCM反激式设计既有优点，也有缺点。

DCM转换器开发人员在开始设计时需要了解几个转换器关键参数以及基本电气规格。首先选择开关频率(fSW)、所需的最大工作占空比(Dmax)和估算的目标效率。然后，方程式1按如下方式计算转换器导通时间t1：

 方程式1

接下来，使用方程式2估算变压器的峰值初级电流Ipk。对于方程式2中的FET导通电压(Vds_on)和电流检测电阻电压(VRS)，假设一些适合您设计的小压降（如0.5V）。您可以稍后更新这些压降。

 方程式2

方程式3会根据图2中的均衡区域A和B计算所需的变压器匝数比Np/Ns：

 方程式3

其中x是t3所需的最短空闲时间（从x=0.2开始）。如果您想更改Np/Ns，请调整Dmax并再次迭代。接下来，使用方程式4和方程式5计算Q1(Vds_max)和D1(VPIV_max)的最大“平顶”电压：

 方程式4

 方程式5

由于这些转换器元件通常会因变压器漏电感而产生振铃，因此根据经验，实际值应比方程式4和方程式5预测值高出10%至30%。如果Vds_max高于预期，则减小Dmax会降低Vds_max，但VPIV_max会增加。确定哪个转换器元件电压更为关键，并在必要时再次迭代。

使用方程式6计算t1_max，该值应接近于方程式1中的值：

 方程式6

使用方程式7计算转换器所需的最大初级侧电感：

 方程式7

如果所选电感比方程式7中所示的更低，则根据需要进行迭代，以增大x并减小Dmax，直到Np/Ns和Lpri_max等于所需值为止。

现在可以计算方程式7中的Dmax：

 方程式8

并且可以分别使用方程式9和方程式10计算最大Ipk及其最大均方根(RMS)值：

当fsw高于fr1时，输出电感器电流会处于连续导通模式。换言之，与LLC-SRC相比，ΔB减小，电感器交流损耗可能大幅减小，DCM转换器效率可能提高。

 方程式9

 方程式10

根据所选控制器的电流检测输入最小电流限制阈值Vcs（方程式11）计算允许的转换器最大电流检测电阻值：

 方程式11

使用方程式11中计算出的Ipkmax值和RS来验证方程式2中假设的FET Vds和检测电阻VRS的压降是否接近；如果明显不同，则再次迭代。

使用方程式12和方程式13计算RS的转换器最大耗散功率，并根据方程式10计算Q1的导通损耗：

 方程式12

方程式13

FET开关损耗通常在Vinmax时最高，因此最好使用方程式14计算整个VIN范围内的Q1开关损耗：

 方程式14

其中Qdrv是FET总栅极电荷，Idrv是预期的峰值栅极驱动电流。

方程式15和方程式16计算FET非线性Coss电容充电和放电产生的总功率损耗。方程式15中的被积函数应与实际FET的Coss数据表中0V至实际工作电压Vds之间的曲线密切吻合。在高压应用中或使用超低RDS(on) FET（具有较大Coss值）时，Coss损耗通常非常大。

 方程式15

 方程式16

可通过对方程式13、方程式14和方程式16的结果求和来近似计算总FET损耗。

方程式17表明该设计中的二极管损耗将大大降低。务必选择一个额定次级峰值电流的二极管，该电流通常远大于IOUT。

 方程式17

输出电容通常选择为方程式18或方程式19中的较大者，根据转换器纹波电压和等效串联电阻（方程式18）或负载瞬态响应（方程式19）计算电容：

 方程式18

 方程式19

其中∆IOUT是输出负载电流的变化，∆VOUT是允许的转换器输出电压偏移，fBW是估算的转换器带宽。方程式20计算输出电容器均方根电流为：

 方程式20

方程式21和方程式22估算输入电容器的参数为：

 方程式21

 方程式22

方程式23、方程式24和方程式25总结了三个关键波形时间间隔及其关系：

 方程式23

 方程式24

 方程式25

如果需要额外的次级绕组，方程式26可轻松计算额外的绕组Ns2：

 方程式26

其中VOUT1和Ns1是稳压输出电压。

变压器初级均方根电流与方程式10中的FET均方根电流相同；变压器次级均方根电流如方程式27所示。变压器磁芯必须能够处理Ipk而不会饱和。您还应考虑磁芯损耗，但这超出了本文的讨论范围。

 方程式27

从提供的步骤中可以看出，DCM反激式转换器设计是一个迭代过程。最初的一些假设（如开关频率、电感或匝数比）可能会根据后来的计算（如功率耗散）而改变。但要不断尝试，尽可能频繁地执行转换器设计步骤，以实现所需的转换器设计参数。如果您愿意付出努力，优化的DCM反激式转换器设计可以提供低功耗、紧凑型和低成本的解决方案，以满足电源转换器的需求。