超低功耗I/O技术“起跑”，Rambus、Intel竞逐最新技术
2007-02-07 10:24:03
来源：半导体器件应用网
年度Designcon年会上的工程师介绍，每秒每千兆比特的功耗为1毫瓦(mW/Gbit/s)，这是几千兆信号时代对I/O功耗的新要求。随着人们对主流电子系统中更高速I/O及更快的信号速率所提出的要求越来越高，人们被迫寻找新的技术来进一步降低I/O功耗。今年，根据今年年初批准的PCI Express的新的5GHz版本设计的个人电脑元器件将上市，存储互连如串行ATA和串行附加SCSI正转向6GHz链路。
Rambus公司有望为实现这个目标奠定新的基础，该公司将提交一篇详细论述如何以2mW/Gbit/s的功率速率降低I/O功耗的技术。该技术也将在今年2月举行的国际固体电路大会(ISSCC)上宣布。
紧随其后，英特尔公司已经为即将到来的IEEE电路设计大会准备了一篇论文，将展示其功耗低至10 mW/Gbit/s的传输技术。当今主流个人电脑利用PCI Express链路通常可以15-30 mW/Gbit/s的功率速率传递信号。
这些新技术所需要的多种行业标准目前正在悄然制定之中。这些论文就是标准制定工作的组成部分，因为该工作需要电路、芯片和板级设计工程师在多个层面开展协作。
“共同优化电路和板级互连，”是一个主题，在Designcon上一位不愿意透露姓名的工程师表示。“在我们将来使用引脚数目多达几百乃至上千的芯片之前，必须解决这个问题，否则I/O功耗将限制整个系统的性能，”DesignCon上的一位工程师表示。
本文为哔哥哔特资讯原创文章，未经允许和授权，不得转载，否则将严格追究法律责任；
暂无评论