意法半导体(ST)SPEAr™系列产品新增两款可配置系统芯片

2007-03-13 09:27:53 来源:半导体器件应用网


    双核定制化芯片降低产品上市时间,成本仅为普通标准ASIC NRE的几分之一

    世界系统芯片技术的领导者意法半导体宣布SPEAr系列配置系统芯片增加两款新产品:双核产品SPEAr Plus600和单核产品SPEAr Head600。这两款产品是市场上独一无二的数字引擎解决方案,打印机、传真机、销售点终端(POS)等设备厂商利用这个解决方案可以开发复杂而灵活的数字引擎,开发时间和成本仅是一个全定制设计解决方案的几分之一。此外,可以在占位和架构相同的单双核处理器之间进行选择,让设备制造商能够在同一应用领域满足不同的细分市场的需求。 

    “市场上没有一个产品像ST的SPEAr这样在同一个产品融合投资成本低、上市时间短、高度灵活性和定制性等多重优点,” ST计算机外设产品部计算机系统分部总经理Vittorio Peduto表示,“ST通过这些产品为客户带来了前所未有的特性功能、外设接口和计算性能,让客户利用同一架构和软件栈开发从高端到中低端的整个市场。”

    ST新的SPEAr系统芯片采用90nm制造工艺,集成一个或两个先进的ARM926处理器内核和16K(数据)和16K(命令)333MHz(最恶劣条件下)高速缓存以及600,000个(ASIC等效)嵌入式可配置逻辑门,同时还配有支持DDR/DDR2内存模组的内存接口和大量的外设接口IP(知识产权)模块。 



    DDR/DDR2内存接口兼容DDR2-666 (333MHz)内存,利用相同的引脚可以驱动DDR或 DDR2内存。接口IP模块包括一个支持快速IrDA标准的IrDA接口、以太网MAC和三个USB2.0端口(1个设备端口,两个主机端口)。新的特性功能还包括一个支持分辨率高达1024x768像素的真彩色(24位)XGA LCD显示控制器和一个JPEG编解码器。 

    此外,ST的设计人员还特别改进了电磁兼容性(EMC)设计,高速通信链路采用一个频率和抖动可编程的抖动可控制型PLL锁相环和工作频率高达600MHz的LVDS的I/O接口。还提供可以嵌入在可配置逻辑电路中的IP库和硬件加速器。该产品集成的136 KB SRAM和32 KB ROM完全满足用户应用需求。 

    利用双核SPEAr Plus600,用户可以在同一芯片上运行两个不同的操作系统。例如,用户可以单片集成一个多功能打印机或复印机的普通功能,Linux或类似的复杂操作系统运行一个处理器,负责处理连接功能和系统管理,同时运行在另一个处理器上的RTOS (实时操作系统)负责管理控制功能,如电机控制或重要接口的定时功能。其中一个处理器还可以充当重要图像功能的加速处理器的协处理器。一个双核解决方案还允许设计人员在一个处理器上使用开发好的通用软件栈,在另一个处理器上实现升级或附加功能。

    SPEAr Plus600和SpearHead600含有完整的应用开发板,开发测试用户系统所用的时间和资源都非常小。通过一个能够映射系统芯片内部可配置逻辑模块的外部FPGA,设计人员不必非要等到最终验证后才开始软硬件的开发工作。一旦客户的系统芯片通过了功能测试,从最终RTL设计出来后八个星期内,就可以拉高产能。 

    两款产品将在2007年3月底开始为有大批量需求的OEM客户提供工程样片,订购量20,000支,SPEAr Plus600单价12美元,SPEAr Head 600单价10美元。

本文为哔哥哔特资讯原创文章,未经允许和授权,不得转载,否则将严格追究法律责任;
Big-Bit 商务网

请使用微信扫码登陆

x
凌鸥学园天地 广告