有关“浮点”的最新话题，搜索12 次
APT32F173系列采用全国产RISC-V内核，核内载8K ICACHE，具有单精度浮点和DSP运算能力，主频最高可达105MHz，跑分3.5CoreMark/MHz。
系统软件设计整个系统软件由主程序和中断子程序组成，在IAR6.3的环境下编译实现的。由于STM32F103VET6为32位芯片，所以为了计算方便，用Q15格式来代替浮点运算，这样可以防止在做乘法运算时溢出。参与计算的电压全部为实际电压转换后的标幺值，这样能使程序的可移植性更强。
芯科实验室(Silicon Labs)近日展示了FM32 Wonder Gecko 系列微控器产品的开发套件和应用软件，该开发套件及相关应用软件由刚被Silicon Labs收购的Energy Micro公司开发。Wonder Gecko系列 微控器基于ARM® Cortex™-M4内核，该内核提供完整DSP指令集以及具有更快计算性能的硬件浮点单元(FPU)。
飞思卡尔半导体公司在其突破性的QorIQ Qonverge B4产品系列中添加了先进的浮点技术，推出了面向工业控制和通用市场的新的解决方案。飞思卡尔的B4420和备受赞誉的B4860片上系统(SoC)解决方案采用SC3900 StarCore技术，是首批引入浮点运算的B4家族成员。
日前，德州仪器(TI)宣布推出一款基于业界最新视频编码标准H.265的前期制造编解码器。该器件针对TI基于KeyStone的多核数字信号处理器(DSP) TMS320C6678进行了优化。H.265 标准经过精心设计，可充分发挥并行处理优势，使C6678多核DSP成为理想的H.265实施平台，通过其8个1.25 GHz DSP内核实现320 GMAC与160 GFLOP混合定浮点性能。
CES-A610开发平台采用美满(Marvell)电子科技公司开发的应用处理器Marvell ARMADA 610.该系列处理器基于Marvell设计的与ARMv6、ARMv7兼容的Marvell Sheeva PJ4 CPU核心.运行速率可达1.0GHz (2.41DMIPS/MHz).具有超低功耗、VFPv3浮点体系结构、256KB二级缓存等特性;具有集成的EPD显示器控制器和先进的3D图形加
全球领先的硅产品知识产权(SIP)平台解决方案和数字信号处理器(DSP)内核授权厂商CEVA公司发布一系列先进处理器和多内核技术，进一步提升用于包括无线终端、室外小型基站(small cell)、接入点、城区(Metro)和宏基站等高性能无线应用的CEVA-XC DSP架构框架。新提升特性包括：全面的多内核特性、高吞吐量矢量浮点处理和一整套提供高功率效率硬件-软件区分的协处理器引擎。CEVA与领先
芯片制造商东芝(Toshiba)刚刚推出了新款Visconti图像识别芯片，最新的Visconti 3处理器采用两个Cortex A9核心，总共6个浮点运算单元。东芝最初推出Visconti图像识别处理器是在2004年，后来又于2011年升级了处理器产品，这次的产品换代周期 短了很多。
微控制器及触摸技术解决方案的领先供应商爱特梅尔公司(Atmel Corporation)宣布扩展ARM Cortex-M4快闪微控制器(MCU)阵容，增添具有先进的连通性外设、一个浮点单元(FPU)、先进的模拟功能，以及更高处理能力的SAM4E系列器件。
微控制器及触摸技术解决方案的领导厂商爱特梅尔公司(Atmel® Corporation)宣布扩展ARM® Cortex™-M4快闪微控制器(MCU)阵容，增添具有先进的连通性外设、一个浮点单元(FPU)、先进的模拟功能，以及更高处理能力的SAM4E系列器件。
