摘要：  技术的升级和应用领域的拓展，都使DDR存储器的验证和测试更具挑战性。高数据速率和时钟速度使得时序余量更紧张，导致串扰、阻抗匹配和抖动问题加剧，这需要使用高速测试测量技术和性能更高的测试测量工具，以获得更好的信号捕获能力、测试精度等。

关键字：  DDR，  计算机，  服务器，  存储器，  智能手机

DDR是双倍数据速率的SDRAM内存，如今大多数计算机系统、服务器产品的主流存储器技术，并且不断向嵌入式系统应用领域渗透。孰不知，随着iPhone等大牌智能手机的采纳，DDR内存俨然成为智能手机转变的方向之一，例如韩国泛泰去年底最新推出的Android智能手机Vega X就搭载了512MB的DDR2内存。

DDR技术不断发展，并行总线达到了串行技术的速度，时钟速度达到1GHz。目前，DDR3现在已经具备1.6Gb/s的数据速率，而DDR3-1866及更高速率版本正在开发中，很快就会出现在市场上。目前主流的DDR2也有多种速度、多种容量和多种规格，从DDR-266的266MT/S、133MHz、2.5V电压，已经发展到了现在的DDR2-1066的1066MT/S、533MHz、1.8V电压。另外，低能耗DDR(LP-DDR，用于便携式计算机)和显存GDDR也是DDR的发展变化版本。目前主流的DDR也有多种速度、多种容量和多种规格，从DDR-266的266MT/S、133MHz、2.5V电压，已经发展到了现在的DDR3-1600，1.5V电压。另外，低能耗DDR(LP-DDR，用于便携式计算机)也是DDR的发展趋势之一。

　　图1：DDR存储器的设计正超过千兆位数据速率，时钟速度就要达到1GHz，带来了更大的测试挑战。

技术的升级和应用领域的拓展，都使DDR存储器的验证和测试更具挑战性。高数据速率和时钟速度使得时序余量更紧张，导致串扰、阻抗匹配和抖动问题加剧，这需要使用高速测试测量技术和性能更高的测试测量工具，以获得更好的信号捕获能力、测试精度等。

DDR测试要点和难点

鉴于DDR的stub(短线)拓扑结构和紧张的时序容限，在验证和测试中要求检验多种指标，包括：电气电源和信号电源质量，噪声、毛刺和地弹/地跳;时钟信号质量，上升时间和下降时间/slew rate ;命令、地址和数据有效窗口(建立/保持时间);DQS/DQ/时钟偏斜。

DDR数据速率的不断提升使得存储系统的信号完整性问题日益凸显。因此必须将物理层的信号与系统级的时序关联起来，避免时序冲突、协议背离、时钟抖动以及由总线引发的错误，确保存储系统准确工作。需要关联的时序包括：存储器初始化时序;SDRAM模式寄存器操作(MSR);读/写数据有效窗口;休眠状态的时序;普通工作状态的时序。

至于DDR测试的难点，泰克的技术支持工程师余岚最近在IIC-China的一场研讨会中指出：“第一，DDR数据信号DQ和DQS是双向的，所以读信号和写信号会同时出现在数据线上，比较难分离那些数据是读数据哪些数据是写数据;第二，就是探测问题，DDR2或者3使用的是BGA封装，测试管脚隐藏在芯片的底下，因此探头的选择非常重要。另外由于DDR2和DDR3速率非常高，所以对于带宽和探测信号保真度要求就格外的高，而且很多时候我们光靠示波器已经满足不了测试的要求了，需要联合比如逻辑分析仪等进行协议和时序的联合测试。”

余岚表示，带宽/上升时间、采样率、触发方式、内存软件、探头是DDR测试选择示波器的重要考量指标，其中带宽/上升时间是重中之重，包括连接、信号保真度。但需要联合逻辑分析仪等设备时，通道数和采样率是最重要的考虑因素。

业界速度最快、最完整的DDR测试解决方案

对于DDR信号路径(通道)鉴定和电路板/DIMM检验，泰克公司带有TDR模块和S参数分析软件的DSA8200采样示波器可以帮助工程师高效、简单地完成阻抗测量、插入损耗和回波损耗、串扰等测量项目，完成整个分析项目只需几分钟。该示波器的采样带宽>70GHz，最有最低的抖动本底，改善了阻抗测量精度和分辨率(Z-Line)，1M的存储深度可保证对高频信号的长时间测试。

对于DDR的模拟特性和物理层调试，泰克带宽达20GB的DPO/DSA/MSO70000B高性能示波器和相关探测、测量软件将是非常不错的选择，一个方案同时支持DDR1/2/3、LP-DDR、GDDR3。 当然，特别值得一提的是还要搭配泰克公司的突破性探测工具和技术。不过，余岚介绍说：“对于经费预算有限且DDR测试要求稍低的中小公司而言，泰克最新推出的高性价比中端示波器MSO/DPO5000也是不错的选择。”

众所周知，不论是智能手机等直接将DRAM芯片焊接在PCB上的嵌入式设计还是计算机系统的标准化DIMM存储卡，因为如今DDR2和DDR3都是采用FBGA封装，所以DRAM芯片的探测都是非常困难，因为以往的逻辑分析仪和示波器探头都不能探测到焊球，而通过连接器、PCB板或过孔这些测试点都不能真正代表DRAM内部情况。为此，泰克创业界先河，与Nexus公司合作，开发出BGA芯片插座，该插座分为Socket版本和焊接版本，配合泰克公司的P7500系列TriMode(三模)专利探头，可提供探测信号的完美保真度。

图2：Nexus公司开发的BGA芯片插座(分成socket版本和焊接版本)确保了DDR探测信号保真度。

泰克的TriMode(三模)探测技术使用单条探头与DUT链接，不仅可完成传统差分测量，而且可切换成在任一输入上进行独立单端测量或直接进行共模测量。以往，完成这些需要3个独立探头(见图3)。

图3：

左图：以往1只探头用于差分测量、2只探头用于单端测量和共模测量

或 1只探头焊接和重焊三次、2只探头用于共模测量。

右图：1只TriMode探头，通过切换进行差分测量、单端测量和共模测量。

前文提到过，DDR信号不同于其他信号，其数据信号是双向的，读信号和写信号同时出现在信号线上。人们很难判断当前捕获到的数据是读信号还是写数据，这就给测试效率会很低，也比较容易出错。有了泰克公司的DDR自动测试软件选项如DDRA和DPOJET，就可使上述信号采集和分析问题迎刃而解，而且可以加速验证过程。DDRA的功能特性包括但不限于：

1.新的自动配置向导，引导用户简便地完成设置和测试配置;

2.可识别和分析整个采集中的所有读/写突发;

3.为读和写绘制DQS和DQ眼图;

4.使用Pass/Fail 极限执行JEDEC一致性测试;

5.使用片选判定多排测量;

6.简便地在一致性测试工具和分析/调试工具之间切换;

7.使用Pass/Fail信息、统计测量结果和测试设置信息，自动生成合并报告。

DDRA不是一种独立式工具，可直接与泰克强大的抖动、眼图和定时分析工具DPOJE连接，完成更多测量项目：

1.周期/频率、占空比、幅度、上升/下降时间测量;

2.高级抖动、眼图测量和Pass/Fail测试;

3.多个显示和绘图选项;

4.报告生成器等。

对于DDR的数字调试和验证，泰克的TLA7000系列逻辑分析仪+ Nexus分析软件和NEXVu插卡式DIMM夹具提供了世界领先的DDR2/3存储器数据采集、分析和协议检验及调试解决方案。

　　图4：泰克最新的解决方案加快和改善了DDR2/3的数字验证和调试步骤。

泰克提供的NEXVu插卡式DIMM夹具探测解决方案layout符合JEDEC规范，可探测存储器IC信号，逻辑分析仪连接位置超出了普通DIMM高度，DIMM内部带有隔离电阻，降低探头负载效应，可实现最大的信号完整性堪称业界最佳的IC颗粒数字信号测量方法。

泰克提供的最新DDR3逻辑分析仪模块TLA7BBx是唯一可以捕获所有DDR3速度的逻辑分析仪，提供了足够高的定时分辨率，支持全面调试。同时提供了足够灵活的触发状态机，只触发相关事件。其通道数量可以扩充，且足够高，可以捕获所有要求的信号。

搭载的Nexus存储器支持套件有效提高了数据分析性能，检验和调试存储器系统操作(包括数据有效窗口、读/写数据操作、DDR命令和模式寄存器初始化)，可迅速简便地识别协议违规。

将上述设备、工具和软件再配上DPO/DSA/MSO70000B高性能示波器，泰克提供了一个全面了解系统特点的平台验证系统(如图5)。这是业界唯一能够捕获和分析所有DDR3速度的解决方案，在所有通道上一直提供了高达20 ps的定时分辨率，支持选择性时钟输入，只存储实用数据，并且数字/模拟相关联，可查看整个系统情况。

　　图5：泰克的DDR平台验证系统可全面了解系统特点。