摘要：  介绍德州仪器公司推出的内含MOSFET的TPS54350型高效DC—DC变换器的特性及引脚功能。描述TPS54350在某信号处理器供电系统中的应用。给出供电系统的详细设计方案和参考电路.同时也对实际工作中可能出现的问题进行了讨论，供硬件设计者参考。

关键字：  DC/DC变换器，  TPS54350，  信号处理器，  供电系统

1 引言

TPS54350是德州仪器(TI)新推出的一款内置MOSFET的高效DC/DC变换器.采用小型16引脚HISSOP封装.连续输出电流为3 A时，输入电压范围为4.5 V~20 V。该变换器极大地简化了负载电源管理的设计，使得设计人员可直接通过中压总线(而不依赖额外的低电压总线)为数字信号处理器(DSP)、现场可编程门阵列(FPGA)及微处理器供电。TPS554350 SWIFT(采用集成FET技术的开关)DC/DC变换器的效率高达90%以上，非常适用于低功耗工业与商用电源、带液晶显示屏(LCD)的监视器与电视、硬盘驱动、视频图像卡以及9 V或12V墙式适配器负载点稳压装置。

2 TPS54350的特性和功能

2.1 TPS54350的特性

TPS54350型DC/DC变换器的主要特性如下：

连续输出电流为3 A时.效率达90%以上;

输入电压范围为4.5 V一20V：

输出电压可调低至0.891 V(精确度为l%);

可编程外部时钟同步：

宽的脉宽调制(1)WM)频率一固定为250 kHz、500 kHz或250 kHz~700 kHz的可调节范围：

峰值电流限制与热关断保护：

可调节的欠压关断;

内部软启动：

电源安全输出。

2.2 TPS54350引脚功能和电路功能

2.2.1 引脚功能

VIN：电压输入引脚，范围为4.5V～20V，必须旁路连接一个低等效串联电阻(ESR)的10μF陶瓷电容器：

UVL0：欠压闭锁输出：

PWRGD：开漏输出。该引脚为低电平时，表示输出低于期望的输出电压值。PWRGD比较器的输出端有一个内部的上升沿滤波器：

RT：频率设置引脚。在RT引脚与地(AGND)之间接一只电阻器.设置转换频率。将RT引脚接地或悬空可以得到一个内部备选频率;

SYNC：双向I/O同步引脚。当RT引脚悬空或置低电平时，SYNC为输出：当它与一个下降沿信号连接时，亦可作为一个输入端口来同步系统时钟：

ENA：使能引脚。低于0.5 V时。电路停止工作;悬空时被使能;

COMP：误差放大器输出：

VSENSE：误差放大器转换节点，基准电压值：

AGND：模拟地，内部与感应模拟地电路连接。与PGND和PowerPAD连接：

PGND：电源地，与AGND和PowerPAD连接;

VBIAS：内部8.0 v偏置电压。该引脚要接1只0.1 μF的陶瓷电容器：

PH：相位端，与外部LC滤波器连接;

BOOT：在BOOT引脚与PH引脚之间连接一只O.1μF的陶瓷电容器。

2.2.2 电路功能

TPS54530支持中等范围的电流输出.能够将输出电压降至0.891 V.其精度可达l%。TPS54530集成了高端MOSFET和一个可选择的低端外部MOS-FET栅极驱动器。此外，该器件还采用了高性能电压误差放大器，极大地改善了瞬时条件下的性能，从而可灵活选择输出滤波电感器与电容器。开关频率固定在250 kHz或500 kHz，也可以将其升高到7OO kHz，以缩小无源组件的尺寸。

图1示出TPS54350的实际应用电路，图中给出的是其中一种情况，其输出电压是可变的，通过改变电阻器R2的阻值，可得到期望的输出电压值。图l中的输入电压为12 V，输出电压为3.3 V，其中R2的计算公式为：

[#page#]

R2=R1x0.891/(Vo-0.891)

R1=1 KΩ

表1给出当Rl=l kΩ和R1=10 kΩ，时的几种输出电压下的R2的值。笔者设计的系统就是应用图1所示的电路来实现。根据不同的输出电压要求赋给R2不同的阻值，其阻值的取法可参照表l。另外，对于设计者来说，设计电路时要考虑到表2所列的几个因素。本系统中的R。=l kΩ。

3 TPS54350在信号处理系统中应用

3.1 系统组成及供电电路

本信号处理系统采用的是ADl公司的TS201S型ADSP组成的多片某仿真雷达信号处理系统.系统主要由5个DSP、1个FPGA和7个TPS54350组成。在以往使用的MAXl951和。PEGlll7的经验基础上.经过多方面的设计考虑，采用了TPS54350型DC/DC变换器.从表1可以看出.TPS54350可以输出3.3 V、2.5 V和1.2V的电压。系统中的DSP采用240 MHz时钟，每个指令周期约为4.17 ns。根据TS201S型ADSP的工作条件可知，当温度为25℃、时钟CCLK(为250 MHz时，典型情况下的VDD(1.25V)供电电流典型值为1.2 A，VDD的供电电流小于137 mA。TPS54350的额定输出电压为3 A.所以此系统的设计是合理的。

TigerShar DSP有3个电源，其中数字2.5 V(VDD_Io)为I/0供电;数字1.2 V(VDD)为DSP内核供电;模拟1.2 V(VDD_A)内部锁相环和倍频电路供电。系统将主机提供的5V，经过TPS54350得到2.5V和1.2 V的电压。各片DSP的数字1.2V(VDD)电源各由1个TPS54350供给。5个。DSP内部模块1.2V(VDD)由同一个。DSP的VDD(+1.2V)经滤波网络后解决。5个。DSP的FO 2.5V电源直接由主机提供的5V经过TPS54350得到2.5V统一供给，同时提供FPGA(EPU1。K30)的VccM(+2.5 V)电压。其中FPGA的Vcc_IO(+3.3V)利用TPS54350输出的+3.3V电压来供电。本系统的供电电路框图如图2所示。图3示出单个DSP的内核供电电路框图及外围电路配置。

[#page#]

3.2 问题及其解决方案

T37S54350采用小型16引脚HTSSOP封装。根据以往的经验，建议设计PC板时最好给TPS54350加上散热片，电源线尽量粗一点。在TPS54350的前后均加上滤波网络，尽量保证得到比较合适的电压。

系统中的EPlK30产生上电复位波形和时序控制。由于EPlK30需要一个配置电路，而且它和DSP存在一个上电先后的问题。即在上电后，如果FPGA完成配置文件的读入时.DSP仍未上电稳定.则应充分延长TStart_I0的低电平时间，以避免DSP上电未稳定而FPGA上电波形已结束的情况发生。因此。应保证DSP上电稳定先于FPGA配置文件的读入，此问题在系统设计时应予以充分重视.否则DSP将无法正常工作。TigerSharc TS201S要求数字2.5V和l-2V应同时上电。若无法严格同步，则应保证内核1.2V电源先上电.I/0的2.5 V电源后上电。本系统在数字2.5 V输入端并联了一个大容量电容器.在数字1.2 V输入端并联了一个小容量电容器.其目的就是为了保证2.5V充电时间大于1.2V充电时间.来解决电源供电先后的问题。

4 结束语

设计一个系统时.电源的设计起着重要的作用。电路的选择更为重要，选择一个性价比高、散热性能好、节省资源的电路是设计的关键。本文是在总结实践经验的基础上进行论述的，该雷达信号处理系统经过实际工作测试.证明其性能是很稳定的.供其他硬件设计者借鉴。