摘要：  雷达回波模拟在雷达系统的设计、改进和定型中具有十分重要的意义。AD9856是美国ADI生产的正交数字上变频器，其内部集成了1个高速直接数字频率合成器(DDS)、1个12位高速、高性能数/模转换器、时钟倍频电路、数字滤波器及其他数字信号处理功能模块。它具有低成本、低功耗、体积小、动态范围大等优点，可以处理来自DSP的成型后的基带抽样值序列，将其上变频变为中频，产生雷达回波的中频模拟信号。AD9856可以应用在通信和雷达等系统中。

关键字：  变频器，  电源，  回波模拟器

1 引言

雷达回波模拟在雷达系统的设计、改进和定型中具有十分重要的意义。AD9856是美国ADI生产的正交数字上变频器，其内部集成了1个高速直接数字频率合成器(DDS)、1个12位高速、高性能数/模转换器、时钟倍频电路、数字滤波器及其他数字信号处理功能模块。它具有低成本、低功耗、体积小、动态范围大等优点，可以处理来自DSP的成型后的基带抽样值序列，将其上变频变为中频，产生雷达回波的中频模拟信号。AD9856可以应用在通信和雷达等系统中。

2 AD9856的工作原理

2.1 AD9856的基本功能

AD9856的基本特性和技术指标如下：

●+3V单电源供电;

●直流到80MHz的输出带宽;

●在40MHz输出频率下具有大于52dB的SF-DR，在70MHz输出频率下，SFDR大于48dB，在70MHz输出频率下的窄带SFDR大于80dB;

●有采样率可编程的内插滤波器;

●有可编程的参考时钟倍频器;

●有内置的Sinx/x补偿滤波器;

●有双向控制总线接口;

●支持突发和持续Tx二种模式;

●单频模式可用于直接频率合成。

2.2 AD9856的原理及各部分的功能

(1)数据复合和串并转换

AD9856的结构如图1所示。AD9856内部的数据格式是12bit的二进制补码。基带信号的I、Q2路数据是交替输入的，数据复合器需对输人数据进行识别，将其转换成I、Q2路并行数据流，送往下一级电路。

(2)半带滤波器(HBF)

半带滤波器(HBF)分为3级：HBFl、HBF2和HBF3。其中HBFI是47阶滤波器，HBF2是15阶滤波器，前2级HBF的联合内插损失仅为0.01dB，HBF3是可选11阶滤波器，它对信号的损耗为0.03dB。每级HBF可使数据的采样率提高1倍，为了使信号频带处于滤波器通带的平坦部分，需要提高HBF的截止频率，也就是说在数据输入AD9856之前要进行过采样。

(3)级联积分梳状滤波器

AD9856的CIC实际上是可编程的过采样滤波器，过采样率的范围是2≤R≤63。随着R的改变， CIC会引入不同的插入损耗。为了弥补这种损耗。用户可以设置CIC增益位，使得CIC的输出增大1倍。但在这种工作模式下，必须确保输出信号不会溢出。

(4)正交调制

AD9856的正交调制就是将基带信号的频谱移到所需要的载波频率上，即通常所说的上变频。正交调制所需要的余弦和正弦2路数字载波由1个高速直接数字信号合成器(DDS)产生，其频率可以通过设置相应的寄存器来控制。这2路数字载波分别与CIC输出的I、Q数据相乘，然后再进行相加或相减，即得到调制后的数字中频信号。CIC输出的I、Q数据的采样率与DDS数字载波的采样率是相同的，也就是AD9856的系统时钟采样率(SYSCLK)。所以，调制后的信号实际上是一组采样率为SYSCLK的数据流。

(5)数/模转换

调制后的数字信号要经过12位的DAC转换成模拟信号。DAC通过零阶保持实现数/模转换。由于存在零阶保持效应，所以其输出信号的频谱实际上是被SINC包络加权过的。因此需要在DAC前面加上1个反SINC型滤波器(ISF)对输人数据流进行处理，以校正SINC包络造成的失真。而数/模转换会在n*SYSCLK±fCARRIER(n=1，2，3)处产生干扰信号，这些干扰信号可以通过1个外接RLC滤波器滤除。一般情况下，使用1个7阶椭圆低通滤波器即可。AD9856提供2路互补的2个电流输出，输出电流的满额值IOUT范围是5mA～20mA，可以通过其25引脚的DAC RSET，来设置。其关系为 RSET=39.936/IOUT

(6)控制单元

AD9856提供了1个灵活的同步串行通信接口，这个接口可以读写，AD9856的所有寄存器。控制单元根据各个寄存器的内容设置AD9856的工作模式。AD9856还提供了1个与AD8320(可编程电缆驱动放大器)串行通信的接口。控制单元可以通过这个串口直接设置AD8320的增益。

[#page#]

(7)输入数据模式

AD9856提供了二种输人数据的时序模式：突发模式和连续模式。在突发模式下.AD9856通过TxENABLE的上升沿来保持与输人数据的同步。突发模式支持全部3种字长(12bit、6bit和3bit)。对于连续模式，TxENABLE可以看成输入数据时钟。该信号除了用来同步外，还可以指示输入数据是I路还是Q路(1表示I路，O表示Q路)。连续模式只支持12bit字长。图2和图3分别示出二种输入模式的时序关系，其中INTERNAL I和INTERNAL Q为数据分离所产生的并行I和Q数据流。

3 在PD雷达回波模拟器中的应用

3.1 硬件组成

本系统由ADI的QDU AD9856、DGA AD8369、TSl01型DSP及Altera公司的EP1K30型FPGA组成，结构框图如图4所示。

在图4中，TS101产生正交I和Q2路雷达回波数据，TSl0l通过外部总线将AD9856和AD8369的配置信息写入EP1K30。由于AD9856要求的配置信息是串行写入的，因此，需在EP1K30内将TS101送出的并行指令变为串行指令，并按照AD9856时序要求送入AD9856。将AD9856配置好后，TSl01以DMA方式将正交I和Q2路雷达回波数据通过数据总线送至AD9856，AD8369将AD9856产生的中频模拟信号放大后，送入下一级电路处理。

3.2 AD9856串口操作

同步串口包括CS、SYNC I/O、SCLK、SDIO和SDO 5条信号线。其中，CS为低有效串口使能信号;SYNC I/O为串口同步恢复信号，当串口失去同步后，可在SYNC I/O上加1个正脉冲使串口恢复初始状态;SCLK为串口的数据时钟信号;SDIO为双向数据线，当串口置于双线(SCLK和SDIO)方式时，SDIO为双向数据线。当置于3线(SCLK、SDIO和SDO)模式时.其输出功能由SDO替代。对串口的操作有严格的时序要求，1个串口通信周期为指令周期和数据读写周期。在初始状态，串口等候SCLK(上的8个上升沿指示的8bit指令，然后进行由指令设定的1-4个字节的数据读写，读串口由SCLK下降沿指示，而写串口由SCLK上升沿指示。完成后又等待下1个周期的到来。

根据串口写时序要求设计控制电路，在FPGA中实现AD9856的串口操作，对AD8369的控制也在此电路中实现。控制电路的原理框图如图5所示。

用FPGA将DSP输出的并行指令变换为串行，指令的转换时必须注意以下几点：

(1)串口支持MSB在前和LSB在前二种格式，通过寄存器O的第6位设置，并且对该位的设置是立即有效的。即如果当前操作对该位进行修改，则下1个字节的传输就会采用新的格式。

(2)对多字节传输的通信周期，如果MSB在前，寄存器地址递减;如果LSB在前，寄存器地址递增。

(3)外部控制器必须与AD9856同步，如果失去同步。可由SYNC I/O重新产生同步，不必对这个电路进行复位。

通过AD9856的串口设置好工作参数后，TS101以DMA方式将正交的I和Q2路数据交替送入AD9856得到正交上变频后的模拟信号。

4 结束语

本系统利用AD9856实现正交上变频，模拟了雷达回波波形，达到了预期的技术指标，在实际工程中运行良好。此外，此系统还可以产生通信中常用的2ASK、2FSK和2PSK等信号，试验证明其效果良好。