摘要：  CVSL，电路不同于互补CMOS逻辑那样具有固定的构成规则，对于复杂逻辑，若不对电路进行优化，则电路速度、版图面积、功耗等性能指标均会受到影响。因此用一种方法有规律的来完成CVSL，电路结构的设计显得十分重要，传统的卡诺图化简法步骤过多，结构不够直观，钟对这一缺陷，提出了用二叉树代替传统的卡诺图法的设计思路，从而使CVSL电路结构得到优化。分析结果表明，二叉树优化法较卡诺图法可使电路获得了更加高效的设计结果。

关键字：  电路结构优化，  二又树优化法，  CVSL电路，  互补CMOS逻辑

0 引言

CVSL电路适合于整个系统或模块的高速设计中。在单端式逻辑(Single-ended logic)和差动式逻辑间需要提供互补信号的反相器。对于复杂逻辑，由于两个NMOS Tree有共同项，电路可进一步化简，减少MOS管数量。传统的方法是用卡诺图法，但卡诺图并不能显示出电路的连接关系，若改用二叉树算法，则可以很明了的反映出电路的连接关系。

1 CVSL电路的特点

互补静态CMOS特点电路的特点是P管阵列的逻辑结构正好是N管阵列的对偶，若一阵列是串联，则另一阵列必定是并联。NMOS阵列是原量控制，PMOS阵列是非量控制，因而，N型阵列和P型阵列可以接同一个输入信号。电路中PMOS管的数目与NMOS管的数目相同。如果输入变量共有k个，则总共需要2k个晶体管，形成一种全互补电路。但管子数量多，版图可能比较复杂。只有设计得当，版图才会有规则。

虽然CMOS电路有许多优点，但一般认为其与伪NMOS相比有两大缺点：

(1)CMOS电路的速度比伪NMOS低。任何一级CMOS倒相器至少有两只管子，一只P管和一只N管，它们的栅极是连接在一起的，输入电容加倍，前级的充放电就比较慢。

(2)CMOS电路所需的器件数多。一个逻辑电路需要设计两套逻辑函数，分别传送原函数和其补函数。因而，CMOS电路的逻辑冗余度较高。不仅浪费硅片面积，而且增加互联任务，使性能降低。伪NMOS电路只采用一个P管作为上拉负载，以代替全互补标准CMOS电路中的P阵列逻辑。但增加了静态功耗，提高了输出低电平，降低了噪声容限。为克服功耗提出电路的改进方案即CVSL电路，如图1所示。

图1 CVSL电路

由于电路同时接收差动式的输入(Differential Input)且提供差动式的输出(Differential Outputs)，所以又称为DCVSL(Differential Cascade Voltage SwitchLogic)电路。并且原量反量同时输出。虽然比CMOS所用MOS管数量多，但提供互补输出且由于电子迁移率高于空穴，相同面积下速度比CMOS高(是一种高速设计)。由于存在正反馈，完全消除了Pseudo-NMOS中的静态电流，使输出达到rail to rail(低功耗高噪声容限)，进一步提高了翻转速度。

该电路适合于整个系统或模块都用DCVSL，的设计，在单端式逻辑(Single-ended Logic)和差动式逻辑间需要提供互补信号的反相器。对于复杂逻辑，由于两个NMOS Tree有共同项，所以电路可进一步化筒，减少了MOS管数量。

2 用二叉树优化CVSL电路

任何一个逻辑表达式F可表示为一些简单函数的和，也即它的展开对应着一个递归的二叉树，以一位二进制全加器为例，其和S的真值表和逻辑表达式如下所表1所示。

本位和S=A’B’C1十A’BC1”+AB’C1’+ABC1，构造其所对应的二叉树如图2所示。

图3 CVSL电路二叉树化简规则

[#page#]

实际上，二叉树中的一些节点是重复的，在该图2中，最后一层的0和1节点它们可以合并，对二叉树有缩减规则，其一是当两个节点传输到下一个节点的传输路径完全相同时，两个节点可以缩减为一个;当一个节点的所有传输路径都归结到同一个下一级节点时，这个节点可以省略。如图3所示。

图4 最简结构

合并0项和1项，通过缩减规则最终可得一位二进制全加器的二叉树如图4所示。将所有节点转化为NMOS的连接点，将路径有相应的NMOS管来代替，即可得到最终的CVSL电路，如图5所示，这样用二叉树转化为MOS电路的过程就完成了。

图5 用MOS管代替二叉树结构

3 结语

本文对比了CMOS电路与CVSL电路的特点，针对CVSL电路速度快功耗低的优点，在高速电路和VLSI设计中通常采用该电路，但由于CVSL电路共享的NMOS管较多，为提高利于率，对比互补的特点，提出了优化电路的二叉树算法。它比传统的真值表优化法，其直观性更强，很好地解决了CVSL电路的设计问题。