FPGA就是一堆晶体管，把它们连接起来就可以做出你要想的电路。它如同一个纳米面包板。应用FPGA如同集成ic流片，可是你只要买这一张集成ic就可以构建不一样的设计方案，做为互换，你需要投入一些高效率上的成本。

从字面讲这类叫法并不对，由于你并不一定重新连接FPGA，它事实上是一个根据路由器互连的搜索表2D网格图，及其一些算数模块和运行内存。FPGA能够仿真模拟随意电路，但它们事实上仅仅在效仿，如同手机软件电路仿真器仿真模拟电路一样。这一回答不适当的地区取决于，它太过简单化大家具体应用FPGA的方法。下面的2个界定能能够更好地叙述FPGA。

FPGA的界定及其和GPU的对比

计算FPGA遵照了同样的运动轨迹。大家的念头是要多多的应用这一时兴的硬件，自然并不是为了更好地电路模拟仿真，只是运用合适电路实行的计算方式，用对比的方式看GPU和FPGA。

为了更好地让GPU发展成今日的数据信息并行处理加速器，大家迫不得已彻底改变GPU键入的定义。大家过去常常觉得GPU接纳独特的、明显的、特殊行业的视觉冲击叙述。大家完成了GPU程序执行，进而开启了它们真实的发展潜力。那样的完成让GPU的总体目标从单独运用域发展为全部计算域。

我觉得计算FPGA正处在相近的变化中，如今都还没对于FPGA善于的基础计算方式的简约叙述。但它和潜在性的不规律并行性、数据信息器重及其大部分静态数据的数据流分析相关。

和GPU一样，FPGA也需要可以反映这类计算方式的硬件抽象，Verilog用以计算FPGA的难题取决于它在低等硬件抽象中实际效果不太好，在高級编程抽象中的实际效果也不太好。使我们根据反证法想象一下，假如用RTL(存储器传送级)替代这种人物角色会是哪些。

乃至RTL权威专家很有可能也没法坚信Verilog是能够高效率开发设计流行FPGA的方法。它不容易把编程逻辑性引向流行。针对阅历丰富的硬件网络黑客而言，RTL设计方案好像是友善的，但它与手机软件语言中间的生产主力差别是无法估量的。

实际上，对如今的计算FPGA而言，Verilog事实上便是ISA。关键的FPGA经销商专用工具链会将Verilog做为键入，而程序设计语言的c语言编译器则将Verilog做为输出。经销商一般会对比特流文件格式保密性，因而Verilog在抽象层次构造中会处在尽量低的部位。

把Verilog作为ISA的难题是它和硬件中间的间距太远了。RTL和FPGA硬件中间的抽象差别是极大的，从传统式视角讲它最少要包括生成、技术性投射及其合理布局走线——每一个全是繁杂而迟缓的过程。因而，FPGA上RTL编程的编译程序/编写/运作周期时间需要数钟头或数日，更槽糕的是，这是一个没法预测分析的全过程，专用工具链的深层次局部变量很有可能会遮盖RTL中的更改，这很有可能会危害设计方案特性和电力能源特点。

好的ISA应当立即展现底层硬件没经装饰的具体情况。像汇编程序一样，它实际上不用很便捷编程。但也像汇编程序一样，它的编译程序速率需要十分快，并且結果可预测分析。假如要想搭建更高级的抽象和c语言编译器，就需要一个不容易发生意外的低等总体目标。而RTL不是这样的总体目标。

假如计算FPGA是特殊类优化算法方式的网络加速器，那当今的FPGA技术并不可以理想化地完成这一总体目标。在这个游戏的规则下可以战胜FPGA的新硬件种类，才很有可能产生全新升级的抽象层次构造。新的手机软件栈应当革除FPGA在电路模拟仿真层面的遗留，及其RTL抽象。