远程无线电终端、微微/ 毫微微基站、WiMAX 用户底层设备(CPE) 以及软件无线电(SDR) 等新兴的无线应用领域对功耗和低成本有严格的要求。除了这些挑战之外，考虑到越来越高的数据速率和不断发展的标准，设计人员还必须保证最终产品非常灵活，性能良好。
      本文以WiMAX 微微基站为例，简要介绍Altera Cyclone III FPGA 是怎样解决无线应用不同需求的。

      市场对更高数据速率的需求推动了无线蜂窝系统的发展，从窄带2G GSM IS-95 系统发展到目前基于W-CDMA 的3G 和3.5G 系统，峰值数据速率高达10 Mbps 。考虑到今后3GPP 的长远发展规范，多输入多输出(MIMO) 复杂信号处理技术以及OFDMA 等新的无线电技术被认为是超越100 Mbps 目标吞吐量的关键技术。WiMAX 等其他的OFDM 宽带无线系统发展也非常迅速，传输速率超过了70 Mbps。未来无线业务增长的一个关键问题是楼内覆盖技术，例如微微和毫微微基站等。远程无线电终端是另一种新兴的技术，旨在以较低的成本和维护费用提高覆盖率。

      这些新兴的无线技术对OEM 而言是很大的挑战，他们设计的产品不但性价比要高，能够更新，而且要非常灵活，能够适应多种新标准。这些要求最终推动了硬件平台的发展。

      微微基站系统对材料(BOM) 成本要求较低，一般在几百美元左右，而宏基站和微基站的BOM 高达几千美元。预计WiMAX CPE 设备在低于200 美元范围之内。为了达到这些价格要求，底层芯片必须具备低成本大批量投产的能力。

      微微基站和远程无线电终端等系统的体积要比宏基站和微基站小很多，通常装在屋顶或者柱子上。出于小外形和重量考虑，这些系统一般不包括强制对流或者散热风扇，因此对底层硬件的功耗有严格限制。

      WiMAX 是相对较新的市场领域，目前还处于开发和实施阶段。3GPP LTE 也还在规划阶段，在最终定型之前，还需要进行大量的改动。在目前这种情况下，产品应非常灵活，具有重新编程能力，及时修复缺陷，提供能够适用不同标准和多种协议的基站解决方案，而最终产品采用ASIC 设计是无法实现这一切的。对于无线应用基础设施OEM 和运营商而言，这类灵活的系统大大降低了成本和运营开支，同时避免了标准不断变化带来的风险。

      WiMAX 宽带无线系统比W-CDMA 和CDMA2000 蜂窝系统有更高的吞吐量和数据速率要求。为支持较高的数据速率，底层硬件平台必须提高其处理带宽。而且，Turbo 编码/ 解码，包括快速傅立叶变换/ 反变换(FFT/IFFT) 在内的前端功能等高级信号处理技术，计算量非常大，每秒钟乘累加(MAC) 操作高达数十亿次。软件编程乘法器的处理带宽无法达到这种性能要求，导致每通道的性价比非常低。

      Cyclone III FPGA 前所未有地同时实现了低功耗、低成本和高性能，节省了系统功耗，提高了效能，增强了竞争能力。Cyclone III 系列具有3.9Mbits 的RAM， 120，000 个逻辑单元(LE)，以及288 个18 × 18 乘法器，和任何其他低成本FPGA 相比，其功能要强大得多。
      Cyclone III 系列代表了Altera 在低功耗FPGA 产品上的最高水平。结合体系结构和芯片增强综合方案，以及最新的半导体技术和为客户提供的完整功耗管理工具， Altera 的努力得到了回报——比90 nm Cyclone II FPGA 的功耗降低了50％， 在任何可比FPGA 中，功耗是最低的。Cyclone III FPGA 提供丰富的乘法器和片内存储器，具有并行处理能力，性能远远高于商用乘法器产品。图1对比了Cyclone III DSP 和商用乘法器产品的性能。
       图2所示为WiMAX 微微基站的功能框图。以下章节介绍Cyclone III FPGA 的低功耗特性、存储器和乘法器资源是怎样以高性价比实现微微基站各种功能的。

      数字上变频(DUC) 和数字下变频(DDC) 都采用了复杂的滤波器体系结构，包括有限冲击响应(FIR) 和级联积分梳状(CIC) 滤波器等。Cyclone III FPGA 含有288 个18 × 18 乘法器，运行速率高达260 MHz ，为实现DUC 和DDC 功能提供低成本、低功耗平台。图3和图4简要介绍了WiMAX DUC 和DDC 的体系结构以及规范。

      如图2所示，下行(DL) OFDMA 引擎含有分路、IFFT 和帧头周期插入功能。而上行(UL) OFDMA 引擎则包括帧头周期去除、FFT 和合路功能。Cyclone III FPGA 中丰富的M9K 存储器模块和乘法器资源大大降低了DL 和UL OFDMA 引擎的实现成本，如表2和表3所示。
      WiMAX Turbo 解码前向纠错(FEC) 解码方案，包括Viterbi 解码、卷积解码、Turbo 乘积解码以及LDPC 解码等，计算量非常大，在软件编程乘法器上实现时会占用大量带宽。FPGA 被广泛用于卸载这些功能，释放DSP 带宽，以实现其他功能。这些相同的FPGA 还可以用于和MAC 层进行接口，完成某些底层MAC 功能，例如加密/ 解密和认证等。Altera 的低成本Cyclone III FPGA 含有丰富的存储器，提供合适的逻辑存储器比，非常适合实现这类DSP 协处理功能。例如，20 Mbps 的WiMAX 卷积Turbo 解码功能只占用了EP3C55 FPGA 不到10％的LE，以及不到5％的存储器资源。

       Cyclone III FPGA 含有3.9Mbits 的RAM、120，000 个LE以及288 个18×18 乘法器，和Cyclone II FPGA 相比，能够以更低的成本和功耗集成更多的终端应用功能。例如，WiMAX 微微基站的DUC 和DDC 、DL 和UL OFDMA 引擎，以及TC 解码功能，都可以集成在一片中等容量的Cyclone III EP3C55 FPGA 中，功耗小于2W，而价格低于29 美元。总之，Cyclone III FPGA 系列前所未有地同时实现了低功耗、低成本和高性能，支持各种对成本敏感的大批量新兴无线应用。