“最低”有多低？——使用先进FPGA技术满足移动产品市场的低功耗要求
2010-12-18 09:21:41
来源：《半导体器件应用》2010年3月刊
1 引言
电池供电和功率敏感应用的大幅增长（更遑论当今快速崛起中的高能效设计热潮），催生出了一股全球对低功耗半导体技术的强劲需求。的确，它确是当前业界发展的推动因素之一，但同时也为系统工程师带来了莫大的压力。这些工程师面临到对整体系统功耗有更严格限制之更严苛的设计规范与标准，而对于便携设备设计人员而言，即使只多出区区数毫瓦甚至微瓦的功耗，也可能导致重大的功率预算问题。
不过，在此同时，对更多功能特性、性能及灵活性的需求也是丝毫不减，而且这些需求则必须在不消耗电池能量或者是不增加成本的前提下得到满足。如何管理这些设计上的权衡，已成为今天从移动电话到医疗设备各个领域系统工程师的首要问题之一。
2 寻找答案
长久以来，设计人员都是采用特定应用集成电路(ASIC)来满足低功耗的要求，而不是FPGA。但ASIC往往让工程师倍感挫败：因为采用ASIC意味着更长的上市时间，沉重的一次性工程费用，并缺乏适应标准不断变化和设计后期修改的灵活性。使用硬连线(hard-wired)的ASIC因此风险更大，且常常不适用于产品寿命周期短暂的应用。
同样地，用于某些低功耗应用中的复杂的可编程逻辑器件(complex programmable logic devices， CPLD)也逐渐失去其用武之地，原因同样在于其偏高的成本，加上对高阶功能和额外逻辑的需求也是有增无减。CPLD无法提供当今大部分应用所需的集成性、灵活性，或复杂完善性。
另一方面，越来越多的设计人员开始把目光转向一种低功耗的可重编程解决方案，这就是FPGA。因为它们能够适应不断演变中的标准，加快上市速度，并提供应用所需的尺寸和功耗。这股转移浪潮的来势是如此迅猛，所以市场研究公司iSuppli预测未来数年间，在预估的200亿美元的ASIC市场中，可能有高达30亿美元将转移到低功耗的FPGA解决方案上。
然而，并不是所有的可编程逻辑都适于用来满足低功耗的要求。FPGA基于静态随机访问内存(SRAM)技术，其所具有的高静态功耗是天生的特性。即使是“低功耗”、基于SRAM的FPGA，其功耗与普通电池供电应用的功耗相比，也是数以10倍计算。这类“低功耗”FPGA中，有一些耗电量高达30mA，比典型功率敏感、电池供电应用所能够承受的功耗高了一到两个数量级。激活时，在系统初始化期间，以SRAM为基础的器件会经历到众所周知的浪涌电流和激活配置功率尖峰，这种现象可能造成电池过度消耗，从而导致失效的发生。
3 功耗问题
一旦FPGA上电并经配置后，它的功耗分为两大基本形式——静态功耗和动态功耗（后者也被称为有效功耗）。静态功耗是FPGA在上电、配置及空闲时的耗电量，而动态功耗则是器件有效工作时的耗电量。动态功耗一向是功耗的主要来源，但最近这种情况开始改变。在致力于管理动态功耗问题的过程中，器件电源电压随工艺尺寸的缩小而降低，系统电压也随之降低，但是，工艺尺寸持续缩小的日子已经一去不回。
使问题变得更复杂的是，每一次制程节点的缩小都意味着带有大量晶体管的、基于SRAM的FPGA静态功耗的增加。这是由于量子隧道效应(quantum tunneling)和阈值下的泄漏(sub-threshold leakage)等问题变得更加严重，为以功率敏感应用为目标的器件带来了实实在在的挑战。随着泄漏现象的恶化，静态功耗逐渐成为设计人员的最为关心的焦点（见图1）。
这时，SRAM单元结构会产生相当大的泄漏，并需要功耗很大的配置内存。相反地，基于快闪的单元没有泄漏路径，故每单元的泄漏电流只有SRAM的千分之一。此外，基于快闪的解决方案能够提供的每I/O功率比基于SRAM的解决方案足足高16倍。假设某个设计需要100个I/Os，一个120-I/O器件的功耗可能只有区区5µW，而其它竞争解决方案的功耗却高至60µW左右。
业界有好几家以SRAM为基础的FPGA供货商声称自己能提供“单芯片、以快闪为基础的”解决方案来解决部分上述的功率问题。然而，这些“混合型”解决方案实际上只是快闪元器件与基本的SRAM FPGA技术的简单组合——或者是与FPGA裸芯片一起集成在单个封装内，或者是二者叠加或并排放置。不幸的是，这样的FPGA阵列仍是易失性的，易受这类器件相关缺陷的影响。利用这种解决方案，嵌入式快闪模块只能控制器件上电期间的初始化配置。
当然，这种系统级封装(silicon-in-package， SIP)和多芯片封装(multichip package， MCP)混合型方案能提供更小的占位面积，稍微地降低功耗，在上电时间和安全性能方面也有所提高。的确可以克服传统基于SRAM的解决方案的某些限制，但这些进步只不过是对纯基于SRAM的同类产品的渐进式改进，并非突破性的进展。
4 以快闪为基础的FPGA解决方案
单芯片、基于快闪的FPGA有助于解决低功耗问题。它们不需要外部配置器件（即激活用的可编程只读存储器 或微控制器）来支持器件在每个上电周期的编程。上电即行的特性使它们无需外部器件来帮助系统激活。省去基于SRAM FPGA所需的额外部件不仅减小了板上占位空间和系统功耗，还提高了可靠性，简化了库存管理，与相似的基于SRAM的FPGA解决方案相比，降低了多达70%的总系统成本。
由于是完整的、基于快闪的解决方案，这些器件可藉能够实现功率敏感设计的软件予以增强，包括功率驱动布局布线和先进的功率分析功能，帮助用户将其系统功耗降至最低。由于节省的每一瓦功耗都有助于降低系统工作成本，故在企业级采用具有成本效益的功率管理解决方案可以节省大量的资金和能源，具有重大的环保意义。
与高密度SRAM FPGA比较，高密度快闪FPGA的静态功耗只有一千七百分之一。若与低密度的FPGA和CPLD相比，则快闪FPGA的功耗只有二十五分之一。
5 可行性设计
我们以医疗设备领域为例来说明这种FPGA在实际使用中所能发挥的作用。医疗设备这个领域越来越强调采用新的先进技术来预防、早期诊断和治疗疾病。
降低医疗保健成本的压力带动了对便携设备的需求，这些设备在家中、医生办公室和其它地方的运用，能够节省医疗保健系统的支出。在2008年的北京奥运会上，GE等公司曾针对便携核磁共振(MRI)和其它成像及诊断工具进行试用，而让便携医疗设备一时成为新闻的焦点。这些设备都必需是低功耗、灵活且具成本效益，以便于广泛运用。
内核电压低至1.2V的FPGA在其中扮演着一个重要的角色，它让多项功能的编程，以及针对不同地区标准的设计得以实现，同时还确保了低功耗和低的设计成本。
现今的医疗设备，例如数字血压计、血气仪(blood gas meter)和血糖测试仪(blood glucose meter)，不但可以普及运用，还必须坚固耐用。它们的功用不仅仅是测量和监控，其中一些设备还要能够记录和分析数据，并对医疗服务供应商传送准确的结果。例如，现在的血压计就具有更广泛的资料记录功能和多个通信端口，可与医疗服务供应者实时分享相关的信息。现在的胰岛素测量仪也配备有通信接口（IR/无线），可对个人计算机或胰岛素泵传送实时的测量结果，为疾病治疗提供相当大的便利性。这些最基本的便携医疗设备大多数都是电池供电的、功耗受限的微控制掌上设备。
在图2旁边的示意图中，用白色轮廓标注的模块代表可在Actel FPGA器件中执行的功能。这些功能可以根据需要采用较小尺寸的低功耗可重编程FPGA器件来单独处理，也可以集成到较大的FPGA器件中。这些超低功耗的FPGA系列器件可提供从10k门到300万门的容量。
胰岛素泵一般采用微处理器来控制。这些微处理器可执行多种不同功能，例如处理生物传感器的资料，储存并分析测量结果。那种必需采用速度慢、功能又不强MPU进行设计权衡的日子已经一去不回了。
今天的低功耗设计能够采用全功能处理器，例如为FPGA而优化的 32位 ARM Cortex-M1处理器。
在低功耗FPGA中实现MPU或控制器功能只是不断演变中的便携医疗设备设计的一个方向。在医疗设备设计中最重要（也是高功耗）的功能之一是显示。
LCD面板较低的成本及易于大规模生产，使得它在家庭和商业医疗市场的需求不断增长。针对用户需求开发这些设备时（参见图2），设计人员主要是依据以下几项关键因素选择LCD面板：尺寸、分辨率、可靠性、功耗，以及产品寿命周期等。由于增强了功能和特性的更为先进的显示器不断地出现，设计人员面临着重新设计显示器控制器以适应新技术的挑战。而重新设计成本高昂，又会大幅地拖延上市的时间，因此设计人员需要那些能够帮助他们以最少成本和工作量集成最新技术的解决方案。超低功耗且可重编程的FPGA就能够提供解决这些挑战的解决方案。
6 结论
历经30年，FPGA终于找出了具有获利性的利基。FPGA作为可定制的器件，为设计人员提供了一种ASIC替代方案，在产品需要小批量快速上市时，其优势尤其明显。不过，那些想在功率敏感应用中选用FPGA的工程师却茫然无所适从，直到现在情况才有所改观。基于快闪的FPGA不仅是作为以SRAM为基础的FPGA的低功耗替代方案而出现，它还挑战了ASIC和CPLD曾经俨然不可侵犯的差异性优势：低功耗。在一个移动设备层出不穷，且需要长电池寿命，或者是新系统必须集成高能效设计的时代，FPGA正是ASIC和CPLD的一种快速、灵活且价廉的低功耗替代方案。
作者简介
Wendy Lockhart 于2002年加入爱特公司市场部门，并历任多项职务，现为爱特公司设计解决方案市场及培训高级经理。在加入爱特公司之前，她是爱特梅尔(Atmel)公司的应用经理，而在这之前，她曾在苏格兰Cadence公司FPGA集成开发系统部担任过多项职务。Lockhart拥有苏格兰爱丁堡大学的电子学硕士学位。
电池供电和功率敏感应用的大幅增长（更遑论当今快速崛起中的高能效设计热潮），催生出了一股全球对低功耗半导体技术的强劲需求。的确，它确是当前业界发展的推动因素之一，但同时也为系统工程师带来了莫大的压力。这些工程师面临到对整体系统功耗有更严格限制之更严苛的设计规范与标准，而对于便携设备设计人员而言，即使只多出区区数毫瓦甚至微瓦的功耗，也可能导致重大的功率预算问题。
不过，在此同时，对更多功能特性、性能及灵活性的需求也是丝毫不减，而且这些需求则必须在不消耗电池能量或者是不增加成本的前提下得到满足。如何管理这些设计上的权衡，已成为今天从移动电话到医疗设备各个领域系统工程师的首要问题之一。
2 寻找答案
长久以来，设计人员都是采用特定应用集成电路(ASIC)来满足低功耗的要求，而不是FPGA。但ASIC往往让工程师倍感挫败：因为采用ASIC意味着更长的上市时间，沉重的一次性工程费用，并缺乏适应标准不断变化和设计后期修改的灵活性。使用硬连线(hard-wired)的ASIC因此风险更大，且常常不适用于产品寿命周期短暂的应用。
同样地，用于某些低功耗应用中的复杂的可编程逻辑器件(complex programmable logic devices， CPLD)也逐渐失去其用武之地，原因同样在于其偏高的成本，加上对高阶功能和额外逻辑的需求也是有增无减。CPLD无法提供当今大部分应用所需的集成性、灵活性，或复杂完善性。
另一方面，越来越多的设计人员开始把目光转向一种低功耗的可重编程解决方案，这就是FPGA。因为它们能够适应不断演变中的标准，加快上市速度，并提供应用所需的尺寸和功耗。这股转移浪潮的来势是如此迅猛，所以市场研究公司iSuppli预测未来数年间，在预估的200亿美元的ASIC市场中，可能有高达30亿美元将转移到低功耗的FPGA解决方案上。
然而，并不是所有的可编程逻辑都适于用来满足低功耗的要求。FPGA基于静态随机访问内存(SRAM)技术，其所具有的高静态功耗是天生的特性。即使是“低功耗”、基于SRAM的FPGA，其功耗与普通电池供电应用的功耗相比，也是数以10倍计算。这类“低功耗”FPGA中，有一些耗电量高达30mA，比典型功率敏感、电池供电应用所能够承受的功耗高了一到两个数量级。激活时，在系统初始化期间，以SRAM为基础的器件会经历到众所周知的浪涌电流和激活配置功率尖峰，这种现象可能造成电池过度消耗，从而导致失效的发生。
3 功耗问题
一旦FPGA上电并经配置后，它的功耗分为两大基本形式——静态功耗和动态功耗（后者也被称为有效功耗）。静态功耗是FPGA在上电、配置及空闲时的耗电量，而动态功耗则是器件有效工作时的耗电量。动态功耗一向是功耗的主要来源，但最近这种情况开始改变。在致力于管理动态功耗问题的过程中，器件电源电压随工艺尺寸的缩小而降低，系统电压也随之降低，但是，工艺尺寸持续缩小的日子已经一去不回。
使问题变得更复杂的是，每一次制程节点的缩小都意味着带有大量晶体管的、基于SRAM的FPGA静态功耗的增加。这是由于量子隧道效应(quantum tunneling)和阈值下的泄漏(sub-threshold leakage)等问题变得更加严重，为以功率敏感应用为目标的器件带来了实实在在的挑战。随着泄漏现象的恶化，静态功耗逐渐成为设计人员的最为关心的焦点（见图1）。
这时，SRAM单元结构会产生相当大的泄漏，并需要功耗很大的配置内存。相反地，基于快闪的单元没有泄漏路径，故每单元的泄漏电流只有SRAM的千分之一。此外，基于快闪的解决方案能够提供的每I/O功率比基于SRAM的解决方案足足高16倍。假设某个设计需要100个I/Os，一个120-I/O器件的功耗可能只有区区5µW，而其它竞争解决方案的功耗却高至60µW左右。
业界有好几家以SRAM为基础的FPGA供货商声称自己能提供“单芯片、以快闪为基础的”解决方案来解决部分上述的功率问题。然而，这些“混合型”解决方案实际上只是快闪元器件与基本的SRAM FPGA技术的简单组合——或者是与FPGA裸芯片一起集成在单个封装内，或者是二者叠加或并排放置。不幸的是，这样的FPGA阵列仍是易失性的，易受这类器件相关缺陷的影响。利用这种解决方案，嵌入式快闪模块只能控制器件上电期间的初始化配置。
当然，这种系统级封装(silicon-in-package， SIP)和多芯片封装(multichip package， MCP)混合型方案能提供更小的占位面积，稍微地降低功耗，在上电时间和安全性能方面也有所提高。的确可以克服传统基于SRAM的解决方案的某些限制，但这些进步只不过是对纯基于SRAM的同类产品的渐进式改进，并非突破性的进展。
4 以快闪为基础的FPGA解决方案
单芯片、基于快闪的FPGA有助于解决低功耗问题。它们不需要外部配置器件（即激活用的可编程只读存储器 或微控制器）来支持器件在每个上电周期的编程。上电即行的特性使它们无需外部器件来帮助系统激活。省去基于SRAM FPGA所需的额外部件不仅减小了板上占位空间和系统功耗，还提高了可靠性，简化了库存管理，与相似的基于SRAM的FPGA解决方案相比，降低了多达70%的总系统成本。
由于是完整的、基于快闪的解决方案，这些器件可藉能够实现功率敏感设计的软件予以增强，包括功率驱动布局布线和先进的功率分析功能，帮助用户将其系统功耗降至最低。由于节省的每一瓦功耗都有助于降低系统工作成本，故在企业级采用具有成本效益的功率管理解决方案可以节省大量的资金和能源，具有重大的环保意义。
与高密度SRAM FPGA比较，高密度快闪FPGA的静态功耗只有一千七百分之一。若与低密度的FPGA和CPLD相比，则快闪FPGA的功耗只有二十五分之一。
5 可行性设计
我们以医疗设备领域为例来说明这种FPGA在实际使用中所能发挥的作用。医疗设备这个领域越来越强调采用新的先进技术来预防、早期诊断和治疗疾病。
降低医疗保健成本的压力带动了对便携设备的需求，这些设备在家中、医生办公室和其它地方的运用，能够节省医疗保健系统的支出。在2008年的北京奥运会上，GE等公司曾针对便携核磁共振(MRI)和其它成像及诊断工具进行试用，而让便携医疗设备一时成为新闻的焦点。这些设备都必需是低功耗、灵活且具成本效益，以便于广泛运用。
内核电压低至1.2V的FPGA在其中扮演着一个重要的角色，它让多项功能的编程，以及针对不同地区标准的设计得以实现，同时还确保了低功耗和低的设计成本。
现今的医疗设备，例如数字血压计、血气仪(blood gas meter)和血糖测试仪(blood glucose meter)，不但可以普及运用，还必须坚固耐用。它们的功用不仅仅是测量和监控，其中一些设备还要能够记录和分析数据，并对医疗服务供应商传送准确的结果。例如，现在的血压计就具有更广泛的资料记录功能和多个通信端口，可与医疗服务供应者实时分享相关的信息。现在的胰岛素测量仪也配备有通信接口（IR/无线），可对个人计算机或胰岛素泵传送实时的测量结果，为疾病治疗提供相当大的便利性。这些最基本的便携医疗设备大多数都是电池供电的、功耗受限的微控制掌上设备。
在图2旁边的示意图中，用白色轮廓标注的模块代表可在Actel FPGA器件中执行的功能。这些功能可以根据需要采用较小尺寸的低功耗可重编程FPGA器件来单独处理，也可以集成到较大的FPGA器件中。这些超低功耗的FPGA系列器件可提供从10k门到300万门的容量。
胰岛素泵一般采用微处理器来控制。这些微处理器可执行多种不同功能，例如处理生物传感器的资料，储存并分析测量结果。那种必需采用速度慢、功能又不强MPU进行设计权衡的日子已经一去不回了。
今天的低功耗设计能够采用全功能处理器，例如为FPGA而优化的 32位 ARM Cortex-M1处理器。
在低功耗FPGA中实现MPU或控制器功能只是不断演变中的便携医疗设备设计的一个方向。在医疗设备设计中最重要（也是高功耗）的功能之一是显示。
LCD面板较低的成本及易于大规模生产，使得它在家庭和商业医疗市场的需求不断增长。针对用户需求开发这些设备时（参见图2），设计人员主要是依据以下几项关键因素选择LCD面板：尺寸、分辨率、可靠性、功耗，以及产品寿命周期等。由于增强了功能和特性的更为先进的显示器不断地出现，设计人员面临着重新设计显示器控制器以适应新技术的挑战。而重新设计成本高昂，又会大幅地拖延上市的时间，因此设计人员需要那些能够帮助他们以最少成本和工作量集成最新技术的解决方案。超低功耗且可重编程的FPGA就能够提供解决这些挑战的解决方案。
6 结论
历经30年，FPGA终于找出了具有获利性的利基。FPGA作为可定制的器件，为设计人员提供了一种ASIC替代方案，在产品需要小批量快速上市时，其优势尤其明显。不过，那些想在功率敏感应用中选用FPGA的工程师却茫然无所适从，直到现在情况才有所改观。基于快闪的FPGA不仅是作为以SRAM为基础的FPGA的低功耗替代方案而出现，它还挑战了ASIC和CPLD曾经俨然不可侵犯的差异性优势：低功耗。在一个移动设备层出不穷，且需要长电池寿命，或者是新系统必须集成高能效设计的时代，FPGA正是ASIC和CPLD的一种快速、灵活且价廉的低功耗替代方案。
作者简介
Wendy Lockhart 于2002年加入爱特公司市场部门，并历任多项职务，现为爱特公司设计解决方案市场及培训高级经理。在加入爱特公司之前，她是爱特梅尔(Atmel)公司的应用经理，而在这之前，她曾在苏格兰Cadence公司FPGA集成开发系统部担任过多项职务。Lockhart拥有苏格兰爱丁堡大学的电子学硕士学位。
本文为哔哥哔特资讯原创文章，未经允许和授权，不得转载，否则将严格追究法律责任；
暂无评论