摘要：  本系统首先采用频率变换法将高频输入信号转换成低频信号后，且保持原信号的相位不发生变化，再利用基于ADuC7128 为控制核心的数字测相系统进行测量，从而完成了宽频带输入信号的相位测量。

关键字：  业自动化仪表，  智能控制，  通信电子，  微处理器

相位测量在$工业自动化仪表、智能控制及通信电子等许多领域都有着广泛的应用，要想满足一定的测量精度就要求微处理器的时钟频率足够高。同样，运用此方法对高频信号进行测量时，由于相位差相对较小，一般的微处理器时钟频率，已经无法满足高精度的计数要求，这样必然会影响相位测量的精度。所以，必须提高标准时钟的计数频率，才能满足测量要求。这样，一方面增加了设计本身的难度，另一方面也提高了选用元器件的要求。

本系统首先采用频率变换法将高频输入信号转换成低频信号后，且保持原信号的相位不发生变化，再利用基于ADuC7128 为控制核心的数字测相系统进行测量，从而完成了宽频带输入信号的相位测量。

1 差频变换原理的引入

利用数学模型将被测信号和参考信号描写成如下形式：

被测信号：

参考信号：

其中： A 为被测信号的幅值; B 为参考信号的幅值; f为被测信号的频率; f0 为参考信号的频率; θ 是被测信号的幅角。

同时，将两个信号y1 和y2 送入混频器内进行混频操作相乘后，会得到信号y3。

再将y3 送入低通滤波器进行滤波处理，滤除高频信号，剩下的低频信号数学表达式为：

y3 与y1 相比，幅度呈线性变化，幅角不变，但频率降低，其频率是被测信号与参考信号的频率差。对于测量y3 来说，比直接测量y1 容易得多。这样把差频变换法应用到高频信号的相位测量上，既可以提高相位测量的精度，又可以拓宽输入信号的频带。

2 数字测相系统设计

2. 1 硬件结构设计

如图1 所示，本系统主要由信号调理电路、频率变换电路以及微处理器控制电路3 部分组成。

图1 硬件电路原理框图

2. 1. 1 信号调理电路

信号调理电路要完成对输入信号的耦合、衰减、放大、电平调整等功能，系统有良好性能的前端模拟通道是进行高精度测量所必须的[3]。本设计中的两路信号调理通道CH1 和CH2 具有完全相同的对称结构，且同时对输入信号进行信号调理。

2. 1. 2 频率变换电路

模拟乘法器是一种完成两个模拟信号相乘的电子器件，由于乘法器与双平衡混频器相比具有更好的线性。因此，本设计选用了ADI 公司的AD834芯片作为系统的混频器使用，利用AD834 将待测信号与ADuC7128 内部DDS 模块产生的参考信号进行混频后，再将差频信号以单端电压信号的方式输出。

频率变换电路如图2 所示，AD834 的引脚X1和Y2 均与地相连，将待测信号与参考信号分别以单端输入的形式输入到AD834 的两个信号端口Y1、X2。选择Y1、X2 作为单端输入引脚是因为这两个引脚离输出端比较远，选择它们作为输入可以减小输入信号到输出端的耦合分量。根据设计需要，在AD834 后面接入一个具有高开环增益的运算放大器OP-07，通过OP-7 和R7、R6 组成I /V 转换电路，这样就可以将乘法器的输出信号由双端差分电流形式转化为单端电压形式。

图2 频率变换电路

2. 1. 3 微处理器控制电路

在进行频率转换时，需要一个频率可调的信号源提供参考信号。以ARM7 为内核开发的高性能微处理器ADuC7128 内部集成了一个输出频率可达到25 MHz 的DDS 模块，信号的输出电压在1 V 左右。其技术指标满足了作为参考信号的要求。同时，ADuC7128 可通过内部PLL 进行时钟倍频，最高工作频率可达41. 78 MHz，工作电压在图3ADuC7128控制电路3. 0 ～ 3. 6 V 范围内。ADuC7128 微处理器自身结构紧凑、体积小，能够有效提高系统的集成度和可靠性。ADuC7128 微处理器的控制电路，如图3 所示。

图3 ADuC7128 控制电路

在本系统中，首先打开CH1 通道上的模拟开关，使被测信号绕过频率转换电路，而直接进入比较器LT1715 进行整形，然后ADuC7128 利用内部计数器T0 产生的标准计数脉冲对整形之后的脉宽信号进行高速填充。如果计数值为N，标准计数脉冲的周期为ΔT，则输入信号的频率为f，周期为T:

DACOUT 是一个用来设置ADuC7128 内部DDS 输出频率的一个控制信号，在本设计中，当输入信号的频率超过30 kHz 时，ADuC7128 内部DDS 保持产生一个与输入信号频率相差30 kHz 的正弦波信号，作为频率转换的参考信号。

经过混频、低通滤波、整形比较之后的两路正弦波信号，已经变成频率在30 kHz 以下的方波信号Q1 和Q2。IRQ0、IRQ1 是ADuC7128 的两个中断引脚，分别将Q1 的输出端与ADuC7128 的IRQ0 引脚连接，Q2 的输出端与ADuC7128 的IRQ1 引脚连接。

IRQ0 用于检测Q1 信号的下降沿，一旦Q1 信号的下降沿到来时，ADuC7128 内部计数器T1 开始工作，IRQ1 用于检测Q2 信号的下降沿，一旦Q2 信号的下降沿到来时，ADuC7128 内部计数器T1 停止工作。这样，计数器T1 上的累计值就是两个方波间隔的脉冲数n，如果已知T1 的计数间隔Δt'，即可知两个方波的时间间隔Δt:

从而通过公式( 8) 即可计算出两输入信号的相位差θ。

2. 2 软件设计

本系统的软件设计主要是完成系统初始化、内部数据处理、数据结果显示等功能。图4 是系统的主程序和相位测量流程图。

图4 主程序和相位测量流程图

3 测试结果与分析

两路同频输入信号是由一个相位差可调节的高精度信号源产生。当输入信号频率小于30 kHz时，由ADuC7128 内部计数器直接计数，经过数据处理后得出相位差。输入信号在进行过零比较时，由于两路输入信号之间的电平不相等所引起的幅相误差，使得整形后产生的方波有所失真。图5 是两路输入信号为100 kHz，相位差75°的正弦波信号，经过频率变换及滤波整形后，两个信号的相位保持不变，频率变为30 kHz、幅度线性变化，如图6 所示。

图5 两路相位差75°的正弦波信号

图6 两路相位差75°的方波信号

随机抽取四个不同频率的输入信号，分别在相位差为0 ～ 150°的范围内进行测试，测试结果见表1。

表1 测试结果

测量结果表明该系统的最大测量不确定度为± 0. 4°，基本满足了预期≤0. 5°的设计要求。主要误差源是ADuC7128 内部计数器只能进行整数计数，而引起的± 1 的计数误差，该误差可以采用多次测量求平均值的软件方法进行修正。同时，两路信号通道内部硬件电路结构存在差异，也是造成测量误差的原因，解决此类误差只能在设计对称结构的硬件电路时，尽量选用相同的元器件。

4 结论

该系统能够完成输入信号在0 ～ 10 MHz范围内的相位测量，测量分辨率可达0. 1°，通过使用ADuC7128 芯片内部DDS 模块，节省了硬件成本，同时也降低了电路设计的复杂性，增加了系统的可靠性。试验表明，该系统设计方案可行、测量结果准确。如果直接选择主频较高的微处理器或者通过时钟倍频的方法提高计数脉冲速度，在此设计方案基础上，就能够进一步拓宽相位测量的频带。