Mentor硬件加速器满足亿门IC设计

2013-03-12 16:59:21 来源:互联网 点击:1935

摘要:  随着2012年EVE被Synopsys收购,至此,三大EDA公司均涉足硬件仿真器。同时可见此市场整体呈上升的发展态势。

关键字:  软件仿真IC设计芯片

随着2012年EVE被Synopsys收购,至此,三大EDA公司均涉足硬件仿真器。同时可见此市场整体呈上升的发展态势。

验证为何上升快

现在设计由很多IP帮助完成。随着IP模块化、功能复杂,做一个芯片越来越贵,甚至上百万美元一次。如何保证设计出的芯片性能是理想的?验证尤其是有质量的验证的作用功不可没。

“一次流片成功是最基本保证。你只要做过基本验证,芯片基本会动作。”Mentor亚太区技术总监李润华称,“但是否按照你想象的去动作?我们经常 看到这样的现象,客户早做出来芯片了,但迟迟推不到市场上,可能是硬件有缺陷,软件正想办法去弥补它。修改一次往往就是三~六个月时间。”

不像IC设计已经实现标准化了,验证还没有标准化,因此可以看到验证还是较大的上升空间。另外,软件在芯片中的比例和重要性上升,因为真正形成差异 化的是软件,每家公司有不同的软件方法,哪怕运行在同一硬件平台上,各家软件还是有差异的。还有,每个IP的验证也不是100%正确,假设每个IP有一个 bug——约5%的缺陷,多个IP就是95%×95%×95%……,整个系统的缺陷就不可忽视。

三种仿真各有特点

仿真主要有三种手段:软件仿真(simulation)、硬件加速仿真器和FPGA仿真。软件仿真的特点是debug(调试)方便,但速度较慢,目 前只有KHz级别。而FPGA仿真速度最快、价格较便宜,但不知哪里出了问题,像个瞎子,设计师要花很多时间找错;而且容量一大,速度就掉下来了。硬件仿 真加速器不仅仿真速度快(通常MHz级)、容量大,也可debug,但价格是三种中最贵的。

三种仿真方法市场并存,各有各的好处,不能相互替代。例如中小规模的IC设计可以采用软件仿真;在初始仿真时,可以先用FPGA发现有问题;而中大规模或多地点设计团队的更适合用硬件加速器。

Mentor硬件加速器满足亿门IC设计

Mentor于2012年4月推出了高速多功能硬件加速仿真器——Veloce。Mentor产品的优势是首先有新的方法学——软硬件协同设计;同 时Mentor为Veloce专门设计的ASIC芯片有更大的容量,最大可容纳5.12亿门的ASIC设计,运行速度高达MHz级别;Mentor不仅推 产品,还帮客户搭建强大的验证体系。

Mentor新的设计方法学强调软硬件协同,其工具可以在单一环境知道硬件执行到哪一步,软件执行到哪一行,RTL code在哪儿,因此调试效率高。在离线或异地Debug环境,通常效率不高;Mentor支持网络访问和多用户系统,方法是硬件加速的结果可以放在服务 器上,因此不同地点的软件工程师直接取资料。

在验证环境方面,Mentor本来擅长物理验证,随着Veloce的推出,Mentor环境可实现从功能到物理的所有验证。通过并联Veloce,还可以实现10亿门及以上的设计。

本文为哔哥哔特资讯原创文章,未经允许和授权,不得转载,否则将严格追究法律责任;
Big-Bit 商务网

请使用微信扫码登陆

x
凌鸥学园天地 广告