0 引言
MOSFET 是计算机主板 CPU 开关电路中重要的功率元件，与 BJT 相比它的损耗相对较小，开关速度快适合于中高频开关电路。由于 MOSFET 独特的容性物理结构，在驱动时面临很多困难。不同的 MOSFET 和驱动器组合给设计工作带来千变万化的难题。同时由于处理器负载电流大，12V 负载点电压转化的 BUCK 结构采用同步整流方式，带来的问题是小的占空比和 MOSFET 的大量使用使其损耗成为影响效率和散热的主要因素。除了尽量采用低导通阻值的开关管外，设计良好的驱动电路和快速放电回路是解决此问题的主要措施。
1 MOSFET 开关过程
1.1 寄生参数分布模型
为研究 MOSFET 的导通过程，需要建立 MOSFET 电路模型。本文研究开关管的驱动和损耗所需要的模型体现了低导通值 MOSFET 重要的寄生参数：G，D，S 间的电容，CGS ，CGD，CDS，用于分析驱动态过程；DS 间的寄生三极管，分析漏极扰动对 MOSFET 的影响：一是内部三极管导通而雪崩，二是 CGD 耦合引起门极电位上升，使 MOSFET 误导通。模型中描述的体内寄生三极管中包含一个 MOSFET 重要的寄生器件体二极管。体二极管是 MOSFET 制成工艺中产生的不可避免的副产品，它和普通的 PN 结型二极管一样有难以克服的反向恢复时间 tf。在高速同步整流应用中， tf 直接影响开关管的性能和损耗。
1.2 导通过程
PWM 高电平信号经过功率放大转换，对门极充电。一路电流是为 CGS 充电，电流经过源极，负载回到地；另一路是为 CGD 充电。CGS 上的电位逐渐上升，充满到达门极开启电压时，DS 沟道间开始出现电流，第一阶段结束，如图 2 所示的 1，2 时间段。第二阶段主要对电容 CGD 充电，VDS 电压开始下降，门极电压不再上升，CGD 表现为米勒电容，容量放大接近 20 倍，这阶段沟道电流和电压同时存在也是开关损耗的时期。图 2 所示的第 3 时间段。
当门极电压建立起来后， VDS 下降到最小值，由于MOSFET 的控制电子与沟道电流完全隔离，一旦 MOSFET 开启后，门极只流过纳安级的电流，驱动电流可以忽略。
下面分析开关频率为 250kHz 条件下，门极电压从0v 上升到 10v 在 tr 时间内的所需的平均电流：如选用AOD436，N-MOSFET，13mΩ，Vgs=4.5V ，设计要求驱动时间 tr 为15ns。充满 CGS 所需电流 I1 为该时间电容电压变化的微分：
                       (1)
完成对 CGD 电容的充电，漏极导通，DS 间电压由供电电压 VIN 下降到导通压降。认为导通压降 VDS 足够小，这样 CDS 两端的压降 VIN + VGS ，
                  (2)
可以得到总的驱动电流，
Ig = I1 + I2                                                       (3)
尽管门极输入电流可达 5A-8A，但持续时间只有 15ns，这就要求驱动电路在开启 MOSFET 时有足够的电荷释放能力。同样关断 MOSFET 时，门极上的电荷要快速泄放，除了有放电回路外，驱动电路还有吸收电流能力，保证MOSFET 快速关断，减少开关损耗。
1.3 关断过程
关断时，门极电容放电，电压下降至米勒平台时，VDS 电压上升到输入电压。门极电压降到开启电压时，沟道电流消失，关断结束。由于门极电荷需要在短时间内放光，驱动电路不仅要提供放电回路，还有快速吸收电流能力。门极的电容电荷累积极易造成静电损坏，快速放电回路也是保证开关管安全的重要措施。但是 VDS 快速关断带来的负面影响是漏极引起的电压尖峰，正如前面分析的它可能带来门极的误导通和 MOSFET 内部寄生三极管导通而失效。
2 驱动电路
驱动电路的目的是在最短的时间内，改变 MOSFET 的阻抗，从最大值到最小值。实际的导通时间（10ns-60ns）至少是理论值的 2~3 个数量级倍的时间延迟[1]，这也证明了 MOSFET 的寄生参数比抽象出来的模型复杂的多。即便在上面分析的模型中都考虑到了门极到漏极和源极的寄生电容，但实际上，这些电容值不固定，它们随驱动电压的改变而改变。驱动的目的是把这些电容充满，使门极电压达到导通值。
主板 buck 电路设计中，为降低续流二极管的导通损耗，用低导通阻值的场效应管代替二极管，上下两个开关管交错导通，即所谓同步整流模式。如下图：
同步整流中，下端开关管源极接地驱动相对简单，上端源极（Phase 端）电压在 0 — VIN 间变化，驱动时需要自举电路实现门源间的电压差。
根据 MOSFET 的开关特点，我们设计了带自举能力的 MOSFET 推挽驱动电路。
此电路用于上端开关管的驱动，由于上端 MOSFET 的源极接滤波器和下端开关管，无法接地而处于悬浮状态，需要同步的自举电路来抬升门极驱动电压，特别是执行导通动作时，源极逐渐上升的电位迫使其他共处一平面接入点的如 Q2 集电极电位上抬，使 GS 间的压差减少造成驱动失败。二极管 D1 和 CBOOT 组成自举电路：下端发光管导通时 D1 导通，CBOOT 充电至输入电压；下端关断时，上端源极电位逐渐上升，D2 关断，电容上端的电压也随之上升，这样实现了自举功能。
合放电。关断电流不会流回驱动，也不会引起 GND  的波动，驱动损耗也减少。同时有二极管钳位，提高了开关速度。
3 试验测试
商用计算机的处理器供电电路中，变换器将母线 12V 电压转换为 CPU 所需的 1V，我们选择耐压为 30V 的上下两个 MOSFET（表 1），采用 ISL6312 做 PWM 控制器，开关频率为 250kHz。
表 1 上下端开关管寄生参数与测试条件
 MOS 型号 导通电阻值 耐压值 QGD QGS
H-SIDE MOS AOD436 7.5mΩ 30V 6.3nC 8.2nC
L-SIDE MOS AOD438 3.5mΩ 30V 9.7nC 6.7nC
测试条件
PWM IC      Four-Phase Buck PWM Controller：ISL6312CRZ
输入电压 12V 输出电压 0.8-1.6V
驱动电压 10V 自举电压 22V
设计上升
时间 15nS 最大驱动电流 10A

为调节 MOSFET 的导通时间，我们改变 RGATE 值，如图 5，测试漏极的电压下降时间。
(1) RGATE =83.25Ω，漏极波形如图 6。
由于门极串联电阻作用，漏极电压下降时间为 tf =135nS，漏极波形振荡不大，但时间长，引起 MOSFET 很大的开关损耗。
(2) RGATE =1.76Ω，漏极波形如图 7。
门极串联电阻减少使驱动时间减少到 10.4nS，但这个极佳的测试数据带来的是漏极波形的振荡，振荡的原因是门极寄生电感和电容形成的谐振。
(3) RGATE =2.2Ω，门极电压如图 8。
两通道单次触发得到上下两端开关管门极的波形。绿线为上端驱动导通波形，由于自举电路作用，它的电压达到 22V，上升时间为 16ns，且无振荡；蓝色为下端开关管门极波形，关断结束后有轻微振荡，通过增加门极串联电阻值可以得到抑制，满足设计的要求。
4 结论
主板中高频下 MOSFET 的驱动好坏直接影响整个主板电路的损耗，发热和 EMI。设计良好的驱动要求有近似低阻的恒流源特性，电压上升快且不能过大，推挽能力强且放电回路短。通过对功率管导通关断过程分析，我们设计了适用于主板高速应用场合的驱动电路和放电回路，测试取得了满意的结果。

参考文献
[1] Ron Lenk. Practical Design of PowerSupplies:WileyPublishing， Inc， 2005
[2] Keith Billings. Switchmode Power SupplyHandbook:McGraw-Hill Companies， 1999
[3] 童诗白， 华成英. 模拟电子技术基础. 北京: 高等教育出版社， 2003

作者简介
郭奉凯（1983- ），山东利津人，中国石油大学（华东）信息与控制工程学院硕士研究生，主要研究方向为开关电源设计与仿真。E-mail：guofengkai@163.com