CAP7L可定制微控制器的一次性支出为7.5万美元能够降低入门级市场的成本

    爱特梅尔公司 (Atmel® Corporation) 推出CAP7L可定制微控制器，可让无晶圆厂(fabless) 的半导体公司以缩短至12周的交付周期、仅为7.5万美元的一次性支出 (NRE) 及低至5美元的单位成本，且无需自ARM公司获取单独许可，便可实现基于ARM7 处理器的系统级芯片(systems-on-chip， SoC)。 

    CAP7L提供了目前最低的NRE成本，为产量为1万单位的项目提供良好的经济效益，完全摊销后的单位成本为17美元；而对于产量为 5万个单位的项目，摊销后的单位成本仅为7美元，并已经包括了NRE和IP的支出在内。 

    AT91CAP7L 器件是标准微控制器产品，具有多达20万门金属可编程单元结构(Metal Programmable Cell Fabric， MPCF)，用于实现专有定制 IP、硬件加速器、附加处理器内核或独特的外设集，以生成定制SoC。 

    使用爱特梅尔第二代金属可编程单元结构技术MPCF-II，可将NRE降到7.5万美元。MPCF技术最初于2007年发布，能够让基于单元的ASIC器件，以较ASIC平台更低成本和更快的交付周期达到很高的硅效率。最初的方案使用触点、6层金属，以及5个通孔层 (via layer)，用于MP库单元的配置和互连。而全新的MPCF-II技术则具有专为芯片配置和路由而设计的全新VP (Via Programmable) 单元库，仅使用3层金属和3个通孔层，从而将掩膜数量从 12 个减少至 6 个，并省去达 50%  的NRE成本。 

    金属可编程模块 (metal programmable， MP) 约占CAP7L芯片面积之15%，其余85% 的芯片面积是预定义的 (pre-defined)，包括了一个ARM7处理器和4层AMBA®  AHB总线和22个通道外设DMA控制器、USB设备、 SPI主和从、两个USART、三个16位定时计数器、一个8通道/10位模数转换器、160KB SRAM，以及一个包括中断、功率控制和监控功能的全功能系统控制器。为了确保MP模块中定制功能和芯片其余部分之间能正确通信，MP模块备有两个AMBA AHB主 (master) 和两个AMBA AHB从 (slave)、14个AMBA先进外设总线 (APB) 从，以及可通过硬件选择来分享I/O的32位可编程I/O。另外，还有一个片上专有中断控制器，提供多达13个经编码的中断和两个附加的未经编码的中断，用于DMA传送。 

    CAP7L 能够为创建有别于以ARM处理器为主的系统设计的大型OEM客户，以及将新IP 带入微控制器市场的创新性无晶圆厂企业，提供低成本的解决方案。MPCF II技术能够在 NRE 费用紧缺的谨慎经济状况下，实现具有丰富功能的ARM7处理器设计，这是激励小型设计团队和工程技术预算有限的设计发展和成长的理想选择。 

    爱特梅尔公司CAP 产品市场总监 Jay Johnson 称：“无晶圆厂半导体公司在实施新设计时常常陷入左右为难的境地，因为全定制ASIC所需的10 万美元 NRE 费用和百万单位的最少订购量使设计人员却步， 尤其是在市场接受度不确定的情况下，采用全定制ASIC的做法很不实际。虽然他们也可以采用小批量、快速交付的ASIC，但其单位成本却往往达到数百美元。而且在任何一种情况下，它们可能都需要购买ARM IP许可。” 

    Johnson续道：“剩下的选择就是使用具有嵌入式软内核或外部微控制器的FPGA，但采用基于FPGA解决方案的问题是，与集成式SoC相比，FPGA解决方案的性能较差、占位面积较大，且功耗高出44倍。此外，在FPGA中实现的‘秘方’很容易遭盗窃，所以在许多情况下，这都不是一个可行的选择。无晶圆厂半导体公司无法利用FPGA解决方案把产品带入市场。” 

    Johnson总结称：“对于无晶圆厂半导体公司而言，最具成本效益的高性能选择是CAP7L 可定制微控制器。该产品提供了廉价的小批量解决方案，具有定制SoC 的功耗、性能和IP 安全性特性，而且没有额外的授权费用或昂贵的单位成本。CAP7L在最差情形下的功耗在3mW和4mW之间，较典型 FPGA的功耗降低98%。” 

    设计流程  － CAP7L的设计流程与 “FPGA加MCU”或ASIC实施方案相同，最初使用 Altera® 或 Xilinx® FPGA和一个基于ARM7处理器的MCU来进行开发，爱特梅尔提供备有直接FPGA接口的基于ARM7 处理器的CAP7E MCU。CAP7E 之上的接口将FPGA与CAP7L上的AMBA AHB和外设DMA控制器直接相连。此外，爱特梅尔还提供FPGA逻辑，对FPGA 和 CAP7E 微控制器之间流动的总线通信量进行解码和编码。FPGA中的逻辑模块经由AMBA AH主和从通道连接至CAP7E MCU。 

    在移植到 CAP7L 之前，设计人员可以使用“CAP7E加 FPGA”实施方案进行早期市场测试和概念验证。 

    除了提供 ARM 内核，爱特梅尔还备有一个大型IP软件库，无需授权费用和权益金，并在CAP7L MP 模块中经过全面验证和测试。爱特梅尔的免费IP 包括支持RS232、RS485、ISO7816 和 IRDA 的USART、IRDA、一个串行同步控制器 (SSC)、I2S、音频AC’97控制器、双线接口 (主及从)、串行外设接口 (SPI)、SD卡/MMC卡主控制器、控制器局域网2.0B + 8 个邮箱 (CAN)、并行 I/O (32)、定时计数器、脉宽调制 (PWM)、数据加密标准 (TDES-133 MHz)、先进加密标准 (AES-128/196/256)、安全哈希算法 (SHA1)、AHB/APB 桥、外部总线接口、外部静态 RAM / 闪存控制器、用于NAND闪存的错误纠正控制器 (error correction controller， ECC)、SDARM控制器和ZBT RAM控制器。 

    用于任何定制IP的HDL代码是使用标准的特定供应商或第三方FPGA设计工具而开发的，一旦经过验证，客户必需向爱特梅尔提供寄存器传送级 (RTL) 网表 (netlist)，以便在CAP7L的MP模块中实施。 

    最终的门级网表原型可在10周内提供；生产批量网表则在12周内提供。 

    现有的第三方工具 － 爱特梅尔基于 ARM  处理器的MCU系列所用的 C编译器、RTOS、OS、ICE和IDE也可与这些器件的CAP型号共享，其中包括爱特梅尔的免费GNU gcc C编译器、GNU gdb 调试器、FreeRTOS.org实时内核，商用工具包括ARM (RealView Development Suite， RealView ICE， RealView Trace2) Green Hills® (Multi® IDE、 TimeMachine、Integrity® OS)、IAR (C 编译器 – Embedded Workbench)、ExpressLogic (实时操作系统 – ThreadX®) 和Micrium (实时操作系统 – uCOS/II)。 

    供货和价格 － 爱特梅尔现可提供 CAP7L 可定制微控制器，NRE费用为7.5万美元，采用144 LQFP 封装，订购 5 万个器件的单价为5.50美元。7.5万美元 NRE成本包括协助客户将其FPGA代码重新瞄准进入爱特梅尔金属可编程库的设计工程技术、静态定时分析和收敛、布局布线、设计修整、掩模和10个快速交付原型样件。此外，爱特梅尔还提供一个低成本入门级工具套件用于工程技术评测，AT91CAP7A-STK工具套件的价格为399美元。 

    同时，内置FPGA接口的CAP7E微控制器也在供应中，订购1万片，单价为9.50美元。