1  前言
ZnO半导体陶瓷晶相具有 ZnO 相、尖晶石相、焦绿石相和富铋相。晶界势垒的能带模型可看作背靠背的双肖特基势垒。晶界势垒的主要参数用势垒高度与耗尽层宽度来表征。从 ZnO 半导体陶瓷晶界电容与晶界势垒电压的关系，推导了电容—电压(C—V)特性，从直线的斜率求出 ZnO 晶粒施主浓度，由直线的截距求出势垒高度。
2  半导体陶瓷的性能
2.1 晶粒电阻率低
半导体陶瓷的晶粒电阻率要比其它电子陶瓷低得多，而且可在约 10 个数量级范围内变化。一般电子陶瓷的晶粒电阻率和宏观电阻率接近，在 1010Ω·cm 以上[1]。
半导体陶瓷的晶粒电阻率要比宏观电阻率低得多，可以在 10-2～109Ω·cm 范围内作广泛的变化，这种情况有利于半导体陶瓷的多种用途。
例如在 ZnO 掺 Bi2O3 制成的压敏电阻，其宏观电阻率可高达 1012Ω·cm，而晶粒电阻率低(1～10)Ω·cm，造成这种现象的原因是晶粒之间存在高绝缘的晶界层。
2.2 晶粒边界存在晶界势垒
半导体陶瓷的晶粒边界上多数存在一定的晶界势垒，产生各种各样的势垒效应[1]。
(1) 由于半导体陶瓷大多是多相结构，主晶相一般为半导体，而晶界相可以是半导体或绝缘体。
(2) 在晶粒边界近邻处由于电子态的不同而形成空间电荷层，造成能带弯曲，产生晶界势垒。
(3) 这种晶界势垒的性质，可以通过组分、制造工艺进行适当的控制。
(4) 在工作情况下，载流子越过势垒而导电。其电导率不但与势垒的性质有关，而且与工作时的光照、温度、湿度、气氛、电场强度等环境条件有关。
(5) 根据其作用机理加以控制，突出某一环境条件对其电导率的影响，就可以根据不同需要，制备出各种性能的光敏、热敏、温敏、气敏的压敏器件。
2.3 半导体陶瓷的晶界势垒效应
(1) 在晶粒边界上形成所谓晶界势垒的时候，半导体陶瓷的宏观电导常常不仅是由晶粒的体电导来决定，而且同时由晶界势垒的电特性来决定的。利用和控制晶界势垒的特性，可以得到各种不同性质和用途的半导体陶瓷[1]。
(2) 由于表面态的存在，以及在晶粒边界上吸附杂质，形成施主态或受主态，会在晶粒边界引起空间电荷层和晶界势垒，这就给予对半导体陶瓷采用掺杂方法来控制晶界势垒及其电性能的可能性。
3   ZnO半导体陶瓷晶相
ZnO 半导体陶瓷是由 ZnO 和其它金属氧化物添加剂组成。ZnO 是 n 型半导体，它构成陶瓷中的主晶相。其它氧化物除少量与 ZnO 固溶外，主要在 ZnO 晶粒之间形成晶界相。因此，ZnO 半导体陶瓷是多元多相陶瓷。图 1 示出各种晶相组成的 ZnO 半导体陶瓷的微观结构成分，它们的化学式以及各种相中的掺杂。
3.1 ZnO相
(1) 构成 ZnO 半导体陶瓷的主晶相[1～4]。
(2) 由于 Zn 的填隙或 Co 的溶入，使它具有 n 型电导特性，不同方法测得室温电阻率为(0.5～0.7)Ω·cm。
(3) ZnO 晶粒对 V—I 特性的影响，尤其在大电流情况下，ZnO 晶粒上产生的压降更有决定性的影响。
晶粒尺寸：(15～20)μm。
3.2 尖晶石相
(1) 尖晶石相是不连续的，它对陶瓷非线性不起直接作用[1～4]。
(2) 由于该相和 ZnO 以及富铋相在高温下共存，所以，它对成分向各相的分配起作用，使富铋相具有一个特定的组成。
(3) 又由于它在 ZnO 晶粒边界凝结，故能抑制 ZnO 晶粒的生长。
3.3 焦绿石相
(1) 该相也是不连续的，对陶瓷的非线性不起作用[1～4]。
(2) 在高温烧结时，它能与 ZnO 作用生成富铋相。
3.4 富铋相
(1) 由于富铋相溶有大量的 ZnO 和少量的 Sb2O3，所以富铋相有助于液相烧结成瓷[1～4]。
(2) 又由于富铋液相在晶界层中结晶后溶有大量的 Zn 和少量的 Sb、Co 和 Mn，所以富铋相有产生高α值的作用。
4   ZnO半导体陶瓷晶界
4.1 晶界结构和晶界电子态
(1) 晶界结构模型：大多数 ZnO 晶粒之间是相互接触的，晶界上有 Bi 的偏析而不存在晶间相[1～4]。
(2) 晶界上的杂质偏析见图 2。
晶界上 Bi 的分布：Bi 主要集中在晶界上小于 10nm 薄层中，其厚度非常薄 2nm。
(3) 从能带的观点看在晶界上存在大量的晶格缺陷和杂质偏析，可以预料，晶界上会存在大量的附加电子态能级。
(4) 通常，晶界电子态的物理来源可能是本征的或非本征的。本征电子态起因于晶界上的失配电子。非本征电子态则起因于晶界与溶质间的相互作用，或其他晶格缺陷。
对于 ZnO 半导体陶瓷，因不掺杂的 ZnO 多晶体的电阻是线性的，所以本征的晶界电子态密度可忽略不计；ZnO 半导体陶瓷中晶界电子密度主要是非本征的，这是由于具有大离子半径的 Bi、Pr 不容易进入 ZnO 晶格中，而偏析在晶界上所形成的。
4.2 晶界势垒
由于晶界上存在电子态，这些电子陷阱可以俘获来自 ZnO 晶粒的自由载流子，产生负的空间电荷层，使邻近晶界两侧 ZnO 晶粒的导带向上弯曲，形成晶界势垒[1～4]。
晶界势垒的能带模型如图 3 所示，通常，这种势垒可看作背靠背的双肖特基势垒。伴随着自由载流子向晶界迁移，在 n 型半导体 ZnO 晶粒内产生电子耗尽层，耗尽层中离子施主形成的正电荷等于晶界上所俘获的负电荷。
晶界势垒的主要参数可用势垒高度 φB、耗尽层宽度 b 来表征。
4.2.1 晶界势垒的能带模型
a. 在 ZnO—ZnO 晶粒之间，存在一约 2nm 宽的高铋层。这层极薄的富铋层是由分凝进入晶界的铋的吸附层，并假设它带有负电荷[1～4]。
b. 它使 ZnO 晶粒表面处的能带发生弯曲，形成电子势垒。图 3 表示了 ZnO 晶粒表面能带弯曲的情况。图中势垒高度 φO 随外加电压变化，其性质属肖特基型势垒。两个肖特基势垒被富铋层所分隔，故称此为分立的双肖特基势垒模型。
图 3 示出晶界势垒的能带模型（ZnO晶粒表面平衡能量图）。EC 导带底的能量；EV 价带的能量；EF 费来能级。
c．b 为耗尽层宽度，根据表面电荷和施主浓度的不同，b 值可以从 10nm～100nm，而富铋层的宽度只有 2nm 左右，因此可近视地将这层中的体电荷看成是一面电荷。耗尽层中的正空间电荷与此表面电荷是相等的，且表面电荷随外加电压变化。
d．势垒主要在耗尽层区，与耗尽层区相比，晶粒边界上几个原子宽度的压降是可以忽略的。
4.2.2 施加电压后的晶界势垒能带
当 ZnO 半导体陶瓷施加电压时[1～4]：
a. 在外施电压作用下，图 4 晶界势垒的能带发生倾斜。倾斜左边的势垒受到正向偏压作用，而右边的势垒则受到反向偏压的作用。
图 4 示出 施加电压后的晶界势垒能带图（正、反向势垒随电压的变化）
b、如同 p-n 结那样，对于左边势垒，外施电压的方向与势垒中电场的方向相反，使势垒中电场减弱，正向偏压一边的耗尽层有所减薄，势垒高度降低为φL，比 φO 要小一些；而对于右边势垒，情况恰好相反，外施电场方向与势垒中电场的方向相同，使势垒中电场加强，反向偏压一边的耗尽层加厚了很多，势垒高度升高为 φR，比 φO 要大得多。这种能带倾斜的情况示于图 4。
图 4 中 φB 是平衡时费米能级至界面势垒顶部的高度，它等于热激发的激活能。
c. 在偏压作用下，正向偏压一边的耗尽层有所减薄，而反向偏压一边耗尽层则加厚了很多。
左边：施正向偏压，耗尽层 bL 减薄，φL<φO，能带倾斜。
右边：施反向偏压，耗尽层 bR 加厚，φR>φO。
d. 势垒主要在耗尽层区，与耗尽层区相比，晶界上几个原子宽度的压降可以忽略。
右边反向偏压势垒对非线性特性起决定性的作用；右边势垒高度升高成为导电过程的主要阻挡层，ZnO 半导体陶瓷的导电过程主要由反偏势垒决定。
5  微观结构和电性能
(1) 在烧结过程中，各种化学元素在微观结构中是以这样的一种方式分布的，以使得近晶粒边界区域具有高阻抗(ρgb≈1012Ω·cm)，而晶粒的中间具有高电导[ρg≈(1～10)Ω·cm] [2]。
(2) 图 5 给出了晶粒和晶界电阻的表观略图。从晶粒边界到晶粒的电位陡降 [图5(b)] 发生在 (50～100)nm 的距离内，称为耗尽层。
a. 在每个晶粒边界处都存在晶粒边界面两侧延展入相邻晶粒的耗尽层。晶粒间存在耗尽层的结果提高了 ZnO 半导体陶瓷的作用—整体性质。
b. 晶粒边界两侧两个耗尽层的存在使得 ZnO 半导体陶瓷对早先提出的极性变化不敏感。
ZnO 半导体陶瓷像一个背对背二极管。
c. 由于晶粒边界附近区域的电子被耗尽，当施加外电压时，跨在晶粒边界上出现一电压降，被称作势垒电势，一般≈(2～4)V/每晶粒边界。
(3) 图 5(c) 为等效电路。
6  ZnO半导体陶瓷晶界势垒高度和耗尽层宽度的表征
晶界势垒的主要参数可用势垒高度 φB 和耗尽层宽度 b来表征。
6.1 晶界势垒高度[1～4]
                                  (1)
式中 e — 电子电荷，其值为 1.602×10-19C，
Ns — 晶界电子态面密度，单位
                           (2)             
W — 晶界宽度。
由于晶界宽度 W 比耗尽层宽度 b 小得多，W≤b，故将晶界上的体电荷看作面电荷。
Nt(E) —为电子陷阱密度。
εO—真空介电常数，其值为 8.85×10-12 F/m；
ε—相对介电常数，ZnO 为 8.5；
Nd—ZnO 晶粒中的施主浓度，单位。
势垒高度 φB 主要由晶界电子密度和 ZnO 晶粒施主密度 Nd 决定，界面势垒高度是与受主态界面密度 Ns 平方成正比，与材料的介电系数ε成反比的。
势垒高度的减少是由于 Ns 的减小或界面的负电荷引起；或者是由于施主浓度的增加或者耗尽层中的正电荷增加引起的。
6.2 晶粒边界耗尽层宽度[1～4]。
                                       (3)
由式 (1) 和 (3) 可见，势垒高度 φB 和耗尽层宽度 b 主要由晶界电子密度 Ns 和 ZnO 晶粒施主密度 Nd 决定，可以由实验测定。
7  ZnO半导体陶瓷晶界电容与晶界势垒电压关系
根据前述，在晶粒界面区具有对称性的肖特基势垒模型，可以测量电容—电压关系、得到  和 V 之关系图，求得 ZnO 晶粒势垒高度 φB 和 ZnO 晶粒中的施主浓度 Nd。
7.1 无外加电压时
当无外加电压时，V=0，零偏电压下单位面积的晶界电容 CO。
                                   (4)                
式中 CO—零偏电压下单位面积的晶界电容，其值等于试样电容与电极面积之比。
b1 和 b2 分别为晶粒界面层两边之耗尽层宽度，无外加电压时 b1=b2=b。
εO —真空介电常数，其值为 8.85×10-12 F/m。
ε —相对介电常数，ZnO 为 8.5。
则式 (4) 简化成
                                       (5)
将式 (3) 代入式 (5)
                    (6)

                             (7)
                               (8)
7.2 加偏压时
加偏压 V，偏置电压下单位面积的晶界电容[3、4]
                                      (9)
式中 bL 和 bR 分别为晶粒界面层两边之耗尽层宽度。
C 一偏置电压下单位面积的晶界电容，其值等于试样电容与电极面积之比（此处忽略晶粒界面层之电容）
                            (10)
                            (11)
式 (10) 和式 (11) 代入式 (9)

                  (12)

因为正向偏压势垒变化极小 φB-eV1≈φB，而 V2 约等于外加电压 V，故可得下式
                          (13)

式中Vb —势垒电压，
V —施加电压，
q —电子电荷，
εs —半导体介电常数，
Nd —载流子浓度。
从这一关系式确定 ZnO 载流子浓度 Nd 约为 2×1017/cm3。另外，计算耗尽层的宽度为 100nm，对单一结的研究还证实了二极管的模型。
这些耗尽层可阻止载流子自由流动，如压敏电阻 I—V 特性所述，在漏流区在低电压时是绝缘性的，泄漏电流是由于截流子跨越较低的势垒电场自由流动引起的，也因为至少在约 25℃ 以上温度受热的激活产生的。
(2) TAKETOSHI TAKEMURA 研究氧化铋对氧化锌非线性电阻特性的影响，ZnO 压敏电阻的非线性不仅受 Bi2O3 和 Sb2O3 含量的影响很大，而且受 Bi2O3 相组成的影响。未热处理和热处理的试样，C—V 特性，电容平方的倒数与电压成正比，计算了试样的势垒高度、耗尽层宽度、和施主密度[6]。表 1 列出含 β—Bi2O3 和γ—Bi2O3 对试样特性的影响。
(3) Eun Dong Kim 和 Chong Hee Kim 研究了添加 Co2O3，从载流子浓度 Nd 寻找 Co2O3 是使晶粒电子导率变化的原因。通过测定 C—V 特性研究 Co2O3 对非线性 ZnO 陶瓷转折特性影响[7]。
由于添加 Co2O3 使晶粒电导率变化的原因，可以从载流子浓度 Nd 或迁移率方面寻找。通过电容一电压关系的测量，调查 Nd 随 Co2O3 含量的变化。从 C—V 测定分析可以看出，施主浓度随掺杂浓度的增加而降低。在高于 0.5mol% Co2O3 较高的掺杂浓度下，ZnO 晶粒电导率减小是由于迁移率减少以及施主浓度的减小作用的结果。
(4) Chang-Shum Chen，Chen-Tru Kuo，I-Nan Lin 研究了微波烧结 ZnO 压电阻经过退火老化性能的改善，对冷却