摘要：  高性能模拟与混合信号IC领导厂商Silicon Laboratories (芯科实验室有限公司， Nasdaq: SLAB)今日推出业界首颗最佳性能、最高集成度的时钟IC，以应对具备复杂时钟要求的高速光传输网络(OTN)应用。

关键字：  芯科实验室有限公司，  单芯片，  滤波器

高性能模拟与混合信号IC领导厂商Silicon Laboratories (芯科实验室有限公司， Nasdaq: SLAB)今日推出业界首颗最佳性能、最高集成度的时钟IC，以应对具备复杂时钟要求的高速光传输网络(OTN)应用。利用Silicon Labs专利的DSPLL®技术，新推出的Si5374和Si5375是业界第一款集成了四个独立高性能锁相回路(PLL)的单芯片时钟IC，它所提供的PLL集成是其它竞争解决方案的两倍，抖动则低了40%。

OTN是下一代协议(ITU G.8251和G.709)，以更具效率的方式在光网络上提供多样化的服务，成为边缘路由器、波分复用(WDM)传输装置、电信级以太网和多重服务平台的理想解决方案。OTN应用面临了复杂的时钟挑战，因为它需要多个非整数相关(non-integer-related)频率的低抖动时钟。Silicon Labs Si537x元器件有四重DSPLL，可产生多达八个低抖动输出时钟，简化任何协议、任意端口的10G、40G和100G OTN线卡设计。

DSPLL时钟倍频器可分别配置，并可从2 kHz - 710 MHz的输入产生从2 kHz - 808 MHz的任意频率。这种优异的频率弹性可降低多协议OTN线路卡的成本与复杂度，因为它把多重抖动消除时钟IC的需求降到最低。Si537x元器件具备业界领先的0.4ps抖动性能，其弹性DSPLL架构可简化高速PHY参考时钟。因此，OTU3和OTU4的应用便无需使用分立式基于VCXO的PLL。

Si537x元器件不需要分隔上行低带宽PLL，即可精准地锁定间隔的时钟输入，而这也是OTN线路卡对时钟的重要要求。其它的电信级功能还包括可与SONET兼容的抖动峰值(最大为0.1 dB)，创新的无中断切换能力则能将参考切换时的输出时钟相位瞬变降到最低，其所产生的相位瞬变较其它竞争解决方案小25倍。每个DSPLL引擎都具备完全集成的回路滤波器，可支持低至4 Hz的使用者编程带宽，得以一并达成漂移过滤和抖动衰减，并可针对每个波段来配置。

Silicon Labs定时产品总经理Mike Petrowski表示：“OTN上高带宽数据、影音服务的流量以及光学线卡接端口密度与日俱增，而这都需要更高度的时钟集成与超低的抖动，才能把设计成本与复杂度降到最低。Silicon Labs新推出的Si537x时钟IC具业界最低抖动，相对其它竞争方案可提供更强大的高性能PLL集成能力，为当前专为OTN而设计的时钟解决方案设立了新标竿。”

Si5374元器件有八个输入时钟和八个输出时钟，Si5375则为需要较少时钟的应用提供了四个输入时钟和四个输出时钟。凭借着四重DSPLL的组态，一个Si5374时钟可以同时产生不同的频率，可实现集多功能于一身的设计，其可同时支持SONET/SDH、1/10/100G以太网、1/2/4/8/10G光纤网、3G/HD SDI视频，以及其它的协议。

Si537x时钟提供了便利的升级渠道，使客户得以从Silicon Labs的Si5319/26抖动衰减时钟，转换到集成度更高的抖动消除时钟解决方案，进而将材料清单成本与复杂性降到最低。在高端口数10G/40G/100G OTN线卡应用上，Si537x时钟元器件可有效以单一元器件取代四个时钟元器件。