1引言
蜂窝电话和无线个人数字助理不断地集成各种全新的性能和应用。在同一部手持移动设备中需要集成包括lS-95、CDMA 2000、W-CDMA、UMTS、GSM、PHS、Wi-Fi、WiMax、Bluetooth以及GPS等多种无线通信技术。LMVl 1 2时钟缓冲放大器能够解决不同芯片组之间的时钟干扰问题。
第三代蜂窝电话产品不仅是一台无线通讯设备，而且它可以为用户提供多媒体性能。对移动的娱乐性、游戏和在商务领域中边走边用(on—the—go)的需求驱动了这些多媒体特性。当前的和正在涌现的3G手机都带有高分辨率的彩色显示屏、集成的视频摄像头、音／视频流媒体功能、MP3播放器、宽带上网，诸如E91 1这样的本地服务，以及多用户三维游戏等。所有这些附加特性都需要采用不同的通信、计算和控制专用集成电路来执行所需的功能。
不管每个特定集成电路的功能是什么，它们都需要某种基准的时钟信号。在一片有锁相环的射频芯片中，基准时钟要经过倍频得到射频。在一个数字信号处理或微控制器中，时钟信号用于保证每个计算周期的同步。任何其他时序电路都需要一个时钟信号作为基准。通常在电子学中也使用一些组合逻辑电路，可以肯定，在便携式或者无线设备的应用中，基准时钟信号的使用是普遍存在的。
图1表示便携式电子产品对系统时钟的要求。电子产品的硬件部分可以按功能划分为三种电路。包括系统时钟电路、通常由亚微米CMOS技术实现的纯数字电路。以及一般用BiCMOS混合信号工艺完成的模拟／射频电路。对于系统时钟电路，它可以是一个独立的模块，或者是CMOS、BiCMOS芯片中的内置电路，并外接晶体作为振子。这两种方案各有其优缺点。这里要解决的主要问题是：便携电子产品中不同芯片之间时钟信号的相互影响。作为一个系统的基准时钟，该时钟信号应该纯净且准确。就是要求高频率稳定性、低相位噪声和低时钟信号失真等指标。如图1所示，不同芯片与时钟电路之间的负载效应会使原来高度精确的时钟信号劣化。这里通过增加时钟缓冲放大器，例如LMVl 1 2，来降低相互影响，保持晶体振荡器电路原有的性能。
2 基准时钟的实现
一般来说，便携电子产品中的基准信号有两种产生方式。一种如图2所示，采用外接晶体振荡器模块。或者如图3所示，在主芯片的基准电路上加电容和并联晶振。图2显示一种用于市售晶振模块中的典型考必兹晶体振荡器电路。它采用设定为并联工作模式的石英晶体。并联模式的晶体适用于高频段，3MHz～30MHz，因为在这个频率下的电感体积比较大，而且Q值低。晶体和负载电容Ca、Cb和晶体管Q1共同产生一个在所需频率处振荡的正弦波。晶体管Q2用作一个缓冲放大器。另外还可以增加变容二极管和温度补偿电路，使之成为一个压控温度补偿晶体振荡器(VCTCXO)，GSM／GPRS和CDMA手机就需要这种晶振。
图3显示另一种基准时钟电路的实例。本电路使用数字CMOS芯片中的反相门。还需要负载电容Ca和Cb，以产生正确的共振频率。一般情况下，晶体制造商会指定产品的频率值。这种方法的优点是廉价和低功耗。但CMOS电路限制了它的输出驱动能力。图4是一款典型的CMOS反相逻辑门。其输出电流表示为方程式(1)：
 (1)
其中：
μ为载流子的迁移率(电子或正电荷)；
COX是单位面积上的栅氧化层电容；
VGS-VTH为过驱电压；
W/L为一比值，W、L分别为沟道的宽度和长度。
式(1)表示驱动电流iDmax对工艺常数μ和COX，器件尺寸W和L，以及栅源和漏源电压的关系（VGS-VTH）的相关性。一旦为CMOS设计选定了工艺和供电电压，CMOSIC设计者就只能通过增加CMOS器件的沟道宽度来提高iDmax。更宽沟道的成本效益不好，因为这会增大芯片面积。
3 时钟电路中无益的相互影响
如前所述，在无线领域中，要由数字电路与模拟/射频两类电路来实现最终用户所需的特性和功能。特别是射频电路，有良好的相位噪声、抖动性能的基准时钟信号是所需射频性能的必要条件。由于同一个时钟信号会被分配给不同芯片作基准，不同芯片时钟电路之间的相互影响会降低基准时钟信号的质量。系统工程师必须注意时钟分配电路中的某些问题。
由于时钟电路的共振频率是由晶体和外接电容决定的，因此，晶振上的负载效应可以将共振频率拉至一个不同的值。通常将这种现象叫做牵引效应或者频率牵引。但遗憾的是，市售的大多数晶振模块均不提供有关这一性能的指标。
晶振的外接负载可以通过两种不同的机制形成频率漂移。第一种机制与负载电容有关。第二种机制则与所需源电流或驱动电平有关。
4 负载电容
振荡电路负载电容的差异可能造成频率偏移所需值。从下面的方程(2)可以看到，晶体所需的负载电容CLOAD为：
 (2)
通常，杂散电容Cs约为5pF。
外部负载电容造成的频率牵引极限值可由下式估算：
 (3)
式中，CO是晶体电极和所有的支架或封装电容之和，C1是本征谐振电容。CT0tal LOAD为所需负载电容CLOAD与不同芯片所有负载电容之和。从上式中可以看出，总负载电容的下降会造成频率的升高，而总负载电容的增加则会使频率降低。
5 驱动电平
晶体的驱动电平表示使一个石英晶体振荡所需的电功率，可以用下式计算：
 (4)
其中，“I”是通过石英晶体的电流。Re是石英晶体的有效电阻。下面方程给出了Re：
 (5)
式中，R1是本征谐振电阻。如果驱动电平超出晶体厂家的规定值，则振荡频率将出现漂移。这是因为过高的功率会使石英晶体产生应力，从而使其温度升高。如果过高能量的驱动电平施加在晶体振荡器上，就会劣化甚至损害其特性。换句话说，本征谐振电阻和谐振电容都会漂移，于是谐振频率也会漂移。另一方面，如果电流l过小，则晶体根本无法起振。由于晶体的机械特性是固定不变的，因此通过晶体的电流就是晶体上电压的函数。为了将驱动电平保持在原有规格内，晶体上的峰-峰电压要保持在晶体制造商指定的参数窗口内，这就限制了时钟电路的驱动能力。
6利用LMVl 12来解决上述问题
为了达到正确的谐振频率，在电路设计时应该设置正确的负载电容和晶体驱动电平，以消除频率牵引效应。
这意味着必须为晶振电路的输出端提供一个足够高的输入阻抗，这样，总负载才不至于成为振荡器太大的负担。另一方面，晶振要有足够低的输出阻抗来驱动后续的芯片组，这样晶振才不会成为后续芯片组太大的负担。图5显示了这种概念，以及采用美国国家半导体公司的LMVl 12芯片实现这一功能。
7 采用LMVl 1 2的设计实例
在低频段，LMV112的141 KΩ输入阻抗与2pF电容并联。假定使用一个如图3所示的基准时钟，晶体厂商规定该并联模式晶体所需负载电容为30pF。下面是找到Ca和Cb值的方法。
由于杂散电容与LMVl12的Cin并联，而隔直电容Cdc=1000pF，在10MHz时是短路的，所以可以认为Cin与杂散电容并联，忽略隔直电容Cdc的作用。则从式(2)可得式(6)：

 (6)
如果选择Ca=Cb=C，则得式(7):

      C=46DF
 (7)
事实上，系统工程师可以要求晶体制造商按某种负载电容和所需时钟频率来制造晶体。在上例的结果中，46pF不是一个标准的陶瓷电容值。在设计中最好选择标准的电容。这里还有如何应用LMVl12作为一个缓冲放大器来设计晶体振荡器的其他实例。假定设计时Ca和Cb的选择均为22pF，从LMVl12数据表上得知LMVl12的输入电容为2pF，与之并联的杂散电容为5pF。
可以算出CtotalLOAD=22×22／(22+22)+5+2=18pF。这样，系统设计师可以要求晶体厂商制造一种CLOAD=18pF的并联模式晶体。
8  结论
LMV112是一款单一增益缓冲放大器，适用于无线与便携应用。它可以用于时钟系统电路，为采用晶体的振荡器提供足够的隔离、驱动能力和频率范围。本文讨论了采用LMVl12及片上晶体振荡器的设计实例。任何系统设计者都可以使用这种方法来开发时钟系统。