摘要：  2012年11月20号，北京——Altera公司 (Nasdaq: ALTR) 今天宣布，推出Quartus® II软件12.1版——在CPLD、FPGA、SoC FPGA和HardCopy® ASIC设计方面，性能和效能在业界首屈一指的设计套装软件。这一最新版软件进一步简化传统的硬件开发任务，增强了Quartus II软件的高级设计环境，因此，用户提高了效能，同时全面受益于Altera器件的各种前沿功能。

关键字：  Altera，  Quartus II软件，  

2012年11月20号，北京——Altera公司 (Nasdaq: ALTR) 今天宣布，推出Quartus® II软件12.1版——在CPLD、FPGA、SoC FPGA和HardCopy® ASIC设计方面，性能和效能在业界首屈一指的设计套装软件。这一最新版软件进一步简化传统的硬件开发任务，增强了Quartus II软件的高级设计环境，因此，用户提高了效能，同时全面受益于Altera器件的各种前沿功能。Quartus II软件12.1版含有面向OpenCL的SDK，增强了对高级设计流程的支持，而且还增强Qsys系统集成工具以及基于DSP Builder模型的设计环境。这一最新版软件包括多种增强特性，例如部分重新配置设计流程，新的知识产权(IP)内核等，还扩展了对28 nm FPGA和SoC FPGA的支持。这些增强特性进一步支持客户使用Altera®器件快速进行设计开发，推出的产品迅速面市。

采用高级设计工具加速系统开发

Altera提供的高级设计工具包括系统级基于C、基于IP以及基于模型的设计输入系统。这些工具支持并简化了当今高级可编程系统的开发，这包括，CPU内核、数字信号处理(DSP)模块以及多个IP子系统。增加了面向OpenCL的SDK，熟悉C语言的系统开发人员和编程人员能够使用开放高级编程语言，迅速方便的开发高性能、高功效、基于FPGA的应用。面向OpenCL的SDK减小了硬件设计的复杂度，支持熟悉C语言的软件编程人员面向FPGA进行开发。

对于Altera Qsys系统集成工具和DSP Builder工具的提升，进一步增强用户的设计效能，提高系统性能。Qsys功能进行了扩展，支持业界标准ARM® AXI3和AXI4协议，DSP Builder现在扩展支持7种不同的浮点精度，包括，IEEE 754半精度、单精度和双精度。最新版Quartus II软件进一步简化系统设计，包括支持高速芯片至芯片数据包传送的100G Interlaken IP内核，以及支持视频处理应用的视频踪迹监视IP新内核。

Altera的DSP和IP市场软件总监Alex Grbic评论说：“通过硅片融合，FPGA集成了越来越多的功能，Altera开发工具支持OpenCL等更高层的设计抽象，极大的增强了设计人员的效能。Altera一直积极为客户交付业界领先的开发工具和IP，帮助他们以最快的方式将构思在系统中实现。”

Quartus II软件12.1版包含了首次发布的Altera面向Stratix® V FPGA新的部分重新配置设计流程。通过重新配置功能，在FPGA设计其他部分还在运行时，能够灵活的随时改变器件的内核功能。设计人员将不同的功能存储在外部存储器中，需要时将其装入到FPGA中，使得客户能够在系统中使用更小的FPGA，节省了电路板面积，降低功耗。