PCB未来设计将趋向高速、高密度发展

2013-01-16 15:26:34 来源:互联网

摘要:  科通集团日前在北京、上海、深圳召开Cadence Allegro 16.6技术研讨会,与工程师分享Cadence Allegro 16.6的最新功能特点。科通集团表示,将以本地化的优质服务,把Cadence Allegro 16.6的优势与本土需求结合,让工程师深入了解Cadence Allegro 16.6给设计带来的优化。

关键字:  PCB设计,  EDA,  科通,  云存储

科通集团日前在北京、上海、深圳召开Cadence Allegro 16.6技术研讨会,与工程师分享Cadence Allegro 16.6的最新功能特点。科通集团表示,将以本地化的优质服务,把Cadence Allegro 16.6的优势与本土需求结合,让工程师深入了解Cadence Allegro 16.6给设计带来的优化。

科通Cadence产品经理王其平认为,PCB的三个设计趋势是:小型化,功能越来越多;高速化;工具的智能化。在高速、高密度PCB设计方面,Cadence提供了很好的解决方案来优化电路板布局。以多层PCB设计为例,Cadence的工具可以通过优化布局来减少设计层数,节省成本。“用其他工具需要8层完成的设计,用Cadence工具可能仅需4层就能实现。”

随着未来的设计趋势将向高速、高密度发展,仿真功能变得非常重要。因此,Cadence收购了信号与电源完整性技术供应商Sigrity,从而进一步加强了仿真的能力。Sigrity提供了丰富的千兆比特信号与电源网络分析技术,包括面向系统、PCB和IC封装设计的独特的考虑电源影响的信号完整性分析功能。Sigrity分析技术与Cadence Allegro和OrCAD设计工具的组合将会提供全面的前端到后端的综合流程,帮助系统和半导体公司提供高性能设备,应用千兆比特接口协议,例如DDR和PCI Express。

本文为哔哥哔特资讯原创文章,未经允许和授权,不得转载,否则将严格追究法律责任;
Big-Bit 商务网

请使用微信扫码登陆

x
凌鸥学园天地 广告