解决加速和智能基础架构中的内存瓶颈及可组合性，为云规模部署打下基础

中国，北京 - 2022年9月1日-智能系统专用连接解决方案企业Astera Labs今日宣布已开始向客户和战略合作伙伴提供Leo Memory Connectivity Platform预量产样品，平台可支持Compute Express Link™ (CXL™) 1.1和2.0，实现云服务器的安全性、可靠性以及高性能内存扩展和池化。在对Leo智能内存控制器 (Smart Memory Controllers)与业界先进的CPU/GPU平台以及DRAM内存模块在各种实际工作负载上成功进行端到端互操作性测试之后，顺利达成了这一里程碑。

Astera Labs首席执行官Jitendra Mohan表示：“我们支持CXL 1.1和2.0的Leo Memory Connectivity Platform专用于解决加速和智能基础架构中的处理器内存带宽瓶颈和容量限制。我们向合作伙伴及客户成功交付了Leo智能内存控制器、基于Leo的硬件电路板解决方案以及全面的软件工具，为在云端实现无缝、大规模部署内存池化和扩展铺平道路，达成了在业界首屈一指的重要里程碑。”

CXL标准已被证实是在云端实现人工智能(AI)和机器学习(ML)愿景的关键推动因素。Leo 智能内存控制器可实现CXL.memory (CXL.mem)协议，允许CPU访问和管理CXL附加内存，以支持通用计算、AI训练和推理、机器学习、内存数据库、内存分层、多用户用例和其他特定于应用的工作负载。

Leo智能内存控制器支持计算密集型工作负载(如AI和ML)的云规模部署，可提供超大规模数据中心所需的全面功能。Leo可在可靠性、可用性以及可维护性(RAS)方面提供服务器级别的定制化功能，帮助数据中心运营人员定制个性化解决方案，以防止诸如内存错误、材料性能退化、环境影响或制造缺陷等因素对应用性能、运行时间和用户体验造成影响。使用面向车队管理的广泛远程诊断功能和软件API，有助于在基于云的平台上实现大规模管理、调试和部署。与其他内存扩展解决方案不同，Leo可支持端到端数据路径安全，释放最大容量和带宽，为每个Leo控制器提供高达2TB的内存，以及每个内存通道高达5600MT/s的速度，这是充分利用CXL 1.1和2.0接口带宽所需的最低速度。

AMD公司数据中心生态系统和解决方案部门副总裁Raghu Nambiar表示：“CXL作为开放式标准接口，可支持组合式内存基础架构，扩展和共享内存资源，为现代数据中心带来更高的效率。我们十分荣幸能够与Astera Labs开展密切合作开发Leo Memory Connectivity Platform，并且利用AMD处理器和加速器完成可互操作和可靠性的验证。”

Leo 智能内存控制器具备灵活的内存架构，除JEDEC标准的DDR接口外，还可支持其他内存供应商专用接口，提供独特灵活性，支持不同的内存类型，可以降低总体拥有成本(TCO)。Leo 智能内存控制器还是业界首个解决内存池化和共享问题的解决方案，可提升数据中心运营商的内存利用率、增强可用性，从而进一步降低TCO。

Intel数据平台工程与架构集团副总裁兼总经理Zane Ball表示：“CXL为下一代服务器架构中的大量内存连接选项和创新提供了一个平台，业界要实现以数据为中心的应用的巨大潜力，这一平台就是关键。我们通过Leo Memory Connectivity Platform与CXL生态系统提供商Astera Labs继续合作，将有助于客户开发可靠、可互操作的CXL内存扩展和池化解决方案。”

我们与业界先进的处理器供应商、内存供应商、战略云客户、系统OEM和CXL 联盟(CXLTM Consortium)紧密合作，共同开发Leo 智能内存控制器，确保满足合作伙伴的特定要求，并且能够在整个生态系统中无缝实现互操作。

CXL 联盟主席 Siamak Tavallaei 表示：“Astera Labs凭借在连接性方面的专业知识以及在厂商中立互操作性方面的努力，一直为CXL 联盟做出宝贵贡献。Astera Labs能够提供这样一个解决方案是激动人心的，这有助于CXL内存扩展和池化产品市场实现快速发展。”

面向CXL附加内存的Astera Labs Leo Memory Connectivity Platform可以提供以下产品解决方案：

•Leo E-Series 智能内存控制器支持内存扩展

•Leo P-Series 智能内存控制器支持内存扩展、池化和共享

•Aurora A-Series 智能内存硬件解决方案 - PCIe CEM Add-in插卡，可用于Leo 智能内存控制器即插即用部署