东芝为65nm以后工艺导入美国Cadence的参数提取工具
2006-09-20 14:05:36
来源：半导体器件应用网
点击：1285
上方为目前的流程，下方为将来的流程 上方左起第二个方框（DVIP）是CMP模拟器。将来模拟器将嵌入QRC Extraction中。数据提供：美国Cadence。
分布处理的効果 左侧橙色的两个数据是FIRE ＆ ICE QX得出的。第三个是QRC Extraction（1CPU）的数据。后面是增加CPU后的处理时间。数据提供：美国Cadence。
美国Cadence Design Systems宣布，东芝在65nm芯片的设计流程中采用了Cadence的参数提取工具“QRC Extraction”（发表资料，英文）。QRC Extraction是整合了该公司的“FIRE & ICE QX”及“Assura Parasitic Extraction (RCX)”这两种参数提取工具，支持65nm以后工艺的产品。
日本Cadence表示，QRC Extraction有两个特点。一是，可实现与美国Cadence 3月份收购的美国Praesagus的CMP（chemical mechanical polishing）模拟器的联动（上方图）。另一特点是，能够借助多个处理器进行分布处理（下方图）。
输入CMP模拟器的处理结果，则可提取修正了深度方向误差的参数。而此前基本上只对水平方向的误差进行修正。目前采用由QRC Extraction读取Praesagus工具的处理结果的方式，Cadence计划将来把二者整合在一起，使QRC Extraction本身包含Praesagus工具。
另外，QRC Extraction也与其他益华电脑产品一样，设有L、XL、GXL等级。在Cadence的发表资料中，还介绍了东芝吉森崇（东芝半导体设计技术总监）的观点。
本文为哔哥哔特资讯原创文章，未经允许和授权，不得转载，否则将严格追究法律责任；
暂无评论