瑞萨科技董事兼产品技术本部长中屋雅夫介绍研究开发（R&D）方针

      瑞萨科技董事兼产品技术本部长中屋雅夫，于2008年10月22日在东京面向新闻媒体发布了研究开发（R&D）方针。其核心是强化设计能力以提高开发效率，从而提供高附加值产品。 
      中屋首先介绍了半导体产业的整体情况。虽然难以像以前那样实现近20％的增长，但预计半导体产业今后每年还会有7～8％增长，有望实现高于整个经济平均值的增长。目前的问题是产品单价下滑和设计成本在开发中所占比重增加。 
      产品单价自1995年以来一直下滑。另一方面，设计成本在开发成本中所占的比例随着制造工艺的微细化迅速增加。例如，制造100万个10mm×10mm芯片，如果使用0.18μm工艺，则制造成本和设计成本基本相同。而如果利用65nm工艺，设计成本将骤增为制造成本的近10倍。 
      其原因在于系统级设计（配置→RTL）需要投入大量人力资源。如利用90nm工艺制造1亿8000万个晶体管芯片时，系统级设计人力资源占设计成本的51％。

还将把EXREAL应用于微控制器开发 
      瑞萨为将系统级设计成本削减20～30％，制定了两个策略。一是利用C语言（及其扩展语言）制作硬件虚拟模型。这样除可以比原来提前开始软件开发外，还可以及早发现硬件的设计错误。 
      提高系统级设计效率的第二个策略是采用动作合成工具。在此次的发布中，中屋表示“已在部分图像编解码器IP内核“VPU”中应用了市售动作合成工具”。另外，瑞萨已在日本Cadence Design Systems举行的会议上，公开了应用美国Cadence Design Systems动作合成工具的实例。 
      此外，作为提高设计效率的方法，中屋还介绍了平台“EXREAL”。并表示，正在开发的新款CISC微控制器“RX”（同4）也采用了EXREAL。目的是使在微控制器中增加新电路的ASSP开发以及微控制器派生器件的开发更加容易。

利用强大的IP内核提高产品附加值 
      此次公布的另一个方针是提高附加值，将主要依靠硬IP来实现。具体包括：(1)SH内核多核化及上述的VPU，超并行处理电路“MX”处理器内核技术；(2)RF电路及A-D/D-A转换器等模拟IP；(3)闪存及MRAM等存储器IP等。 
      除IP内核外，中屋还介绍了以安全技术和无线连接技术等提高产品附加值的技术。最后，作为R&D的基础设施，中屋阐述了研发费用、海外开发体制以及与合作伙伴的合作开发等。比如，今后将拿出销售额的15～16％作为研发费用。另一方面将减少设备投资。 
      另外，海外开发基地的人员将由07年的1000人到2011年增至2000人。此外，截至08年3月，在瑞萨旗下的2万8600人员工（全球合计）中，将有20％参与研究开发。 
      由于仅靠自身力量无法从事所有研发，因此还将促进与合作伙伴的合作开发。作为具体案例，介绍了此前刚刚宣布的与松下的32nm工艺合作开发等。